- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384067 > μPD789217Y (NEC Corp.) 8 Bit Single Chip Microcontrollers(8 位單片微控制器) PDF資料下載
參數(shù)資料
| 型號： | μPD789217Y |
| 廠商： | NEC Corp. |
| 英文描述： | 8 Bit Single Chip Microcontrollers(8 位單片微控制器) |
| 中文描述： | 8位單片機微控制器（8位單片微控制器） |
| 文件頁數(shù)： | 87/144頁 |
| 文件大小： | 632K |
| 代理商： | ΜPD789217Y |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
Preliminary Product Information
87
μ
PD789216Y, 789217Y
(d) SMB mode register 0 (SMBM0)
SMBM0 is used to specify SCL0 level control and interrupt control.
SMBM0 is manipulated using a 1-bit or 8-bit memory manipulation instruction.
A RESET input loads 20H into SMBM0.
Figure 6-41. Format of SMB Mode Register 0 (1/2)
SCLCTL0
SCL level control
Note 1
SCL0 is held low.
When SCL0 is high, SCL0 is held low after waiting until SCL0 is made low.
0
0
0
SCLCTL0 AWTIM0
STIE0
TOEN0
TOCL01
TOCL00
SMBM0
Symbol
Address
When reset
R/W
FF7CH
20H
R/W
6
7
5
4
3
2
AWTIM0
At the slave, an interrupt request is generated on the falling edge of the 9th clock period when an address
match (COI0 = 1) is found during address data reception.
The clock is pulled low to cause the master to wait.
0
1
0
Normal operation
1
STIE0
Start condition interrupt enable
Start condition interrupt generation is disabled.
0
Normal operation
1
Wait and interrupt control when an address match is found
Notes 2, 3
At the slave, an interrupt request is generated on the falling edge of the 8th clock period when an address
match (COI0 = 1) is found during address data reception.
The clock is pulled low to cause the master to wait.
1
Notes 1.
If SCL0 is made low with SCLCTL0, wait state cannot be released with WREL0.
2.
When an extension code is received (EXC0 = 1), wait state is forcibly set in the 8th clock period.
3.
During address transfer, the master waits in the 9th clock period.
相關PDF資料 |
PDF描述 |
|---|---|
| μPD789405 | 8 Bit Single Chip Microcontrollers(8位單片微控制器) |
| μPD789407 | 8 Bit Single Chip Microcontrollers(8位單片微控制器) |
| μPD789406 | 8 Bit Single Chip Microcontrollers(8位單片微控制器) |
| μPD789417 | 8 Bit Single Chip Microcontrollers(8位單片微控制器) |
| μPD789415 | 8 Bit Single Chip Microcontrollers(8位單片微控制器) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PD78F0134 | 制造商:NEC 制造商全稱:NEC 功能描述:8-Bit Single-Chip Microcontrollers |
| PD78F0134(A) | 制造商:NEC 制造商全稱:NEC 功能描述:8-Bit Single-Chip Microcontrollers |
| PD78F0134(A1) | 制造商:NEC 制造商全稱:NEC 功能描述:8-Bit Single-Chip Microcontrollers |
| PD78F0134A | 制造商:NEC 制造商全稱:NEC 功能描述:8-Bit Single-Chip Microcontrollers |
| PD78F0134A1 | 制造商:NEC 制造商全稱:NEC 功能描述:8-Bit Single-Chip Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復。