參數資料
| 型號： | XA3S500E-4CPG132I |
| 廠商： | Xilinx Inc |
| 文件頁數： | 27/37頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA SPARTAN-3E 500K 132CSBGA |
| 標準包裝： | 360 |
| 系列： | Spartan®-3E XA |
| LAB/CLB數： | 1164 |
| 邏輯元件/單元數： | 10476 |
| RAM 位總計： | 368640 |
| 輸入/輸出數： | 92 |
| 門數： | 500000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 132-TFBGA，CSPBGA |
| 供應商設備封裝： | 132-CSPBGA（8x8） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁
DS635 (v2.0) September 9, 2009
Product Specification
33
R
Serial Peripheral Interface Configuration Timing
Table 40: Timing for SPI Configuration Mode
Symbol
Description
Minimum
Maximum
Units
TCCLK1
Initial CCLK clock period
(see Table 34)
TCCLKn
CCLK clock period after FPGA loads ConfigRate setting
(see Table 34)
TMINIT
Setup time on VS[2:0] and M[2:0] mode pins before the rising
edge of INIT_B
50
-ns
TINITM
Hold time on VS[2:0] and M[2:0]mode pins after the rising edge of
INIT_B
0
-ns
TCCO
MOSI output valid after CCLK edge
See Table 38
TDCC
Setup time on DIN data input before CCLK edge
See Table 38
TCCD
Hold time on DIN data input after CCLK edge
See Table 38
Table 41: Configuration Timing Requirements for Attached SPI Serial Flash
Symbol
Description
Requirement
Units
TCCS
SPI serial Flash PROM chip-select time
ns
TDSU
SPI serial Flash PROM data input setup time
ns
TDH
SPI serial Flash PROM data input hold time
ns
TV
SPI serial Flash PROM data clock-to-output time
ns
fC or fR
Maximum SPI serial Flash PROM clock frequency (also depends
on specific read command used)
MHz
Notes:
1.
These requirements are for successful FPGA configuration in SPI mode, where the FPGA provides the CCLK frequency. The post
configuration timing can be different to support the specific needs of the application loaded into the FPGA and the resulting clock source.
2.
Subtract additional printed circuit board routing delay as required by the application.
T
CCS
T
MCCL1
T
CCO
–
≤
T
DSU
T
MCCL1
T
CCO
–
≤
T
DH
T
MCCH1
≤
T
V
T
MCCLn
T
DCC
–
≤
f
C
1
T
CCLKn min
()
-------------------------------
≥
相關PDF資料 |
PDF描述 |
|---|---|
| XC6SLX16-3FTG256C | IC FPGA SPARTAN 6 14K 256FTGBGA |
| XC6SLX16-3CSG225C | IC FPGA SPARTAN 6 14K 225CSGBGA |
| AMC31DRYN-S13 | CONN EDGECARD 62POS .100 EXTEND |
| AMC31DRYH-S13 | CONN EDGECARD 62POS .100 EXTEND |
| HSC50DRAN | CONN EDGECARD 100PS R/A .100 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XA3S500E-4CPG132Q | 功能描述:IC FPGA SPARTAN-3E 500K 132CSBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-3E XA 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27） |
| XA3S500E-4FT256Q | 功能描述:IC FPGA SPARTAN-3E 256FPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-3E XA 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27） |
| XA3S500E-4FTG256I | 功能描述:IC FPGA SPARTAN-3E 500K 256FTBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-3E XA 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27） |
| XA3S500E-4FTG256Q | 功能描述:IC FPGA SPARTAN-3E 500K 256FTBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-3E XA 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27） |
| XA3S500E-4PQG208I | 功能描述:IC FPGA SPARTAN-3E 500K 208-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-3E XA 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27） |
發(fā)布緊急采購，3分鐘左右您將得到回復。