參數(shù)資料
型號(hào): UPSD3334D-40U6
廠商: STMICROELECTRONICS
元件分類: 微控制器/微處理器
英文描述: 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP80
封裝: PLASTIC, TQFP-80
文件頁數(shù): 263/272頁
文件大?。?/td> 2658K
代理商: UPSD3334D-40U6
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁當(dāng)前第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Supervisory functions
UPSD33xx
Doc ID 9685 Rev 7
19.2
Low VCC voltage detect, LVD
An internal reset is generated by the LVD circuit when VCC drops below the reset threshold,
VLV_THRESH. After VCC returns to the reset threshold, the MCU_RESET signal will remain
asserted for tRST_ACTV before it is released. The LVD circuit is always enabled (cannot be
disabled by SFR), even in Idle mode and Power-down mode. The LVD input has a voltage
hysteresis of VRST_HYS and will reject voltage spikes less than a duration of tRST_FIL.
Note:
Important: The LVD voltage threshold is VLV_THRESH, suitable for monitoring both the 3.3 V
VCC supply on the MCU module and the 3.3 V VDD supply on the PSD module for 3.3 V
UPSD33xxV devices, since these supplies are one in the same on the circuit board.
However, for 5 V UPSD33xx devices, VLV_THRESH is not suitable for monitoring the 5 V VDD
voltage supply (VLV_THRESH is too low), but good for monitoring the 3.3 V VCC supply. In the
case of 5 V UPSD33xx devices, an external means is required to monitor the separate 5 V
VDD supply, if desired.
19.3
Power-up reset
At power up, the internal reset generated by the LVD circuit is latched as a logic '1' in the
POR bit of the SFR named PCON (Table 31 on page 72). Software can read this bit to
determine whether the last MCU reset was the result of a power up (cold reset) or a reset
from some other condition (warm reset). This bit must be cleared with software.
19.4
JTAG debug Reset
The JTAG debug unit can generate a reset for debugging purposes. This reset source is
also available when the MCU is in Idle mode and Power-down mode (the JTAG debugger
can be used to exit these modes).
19.5
Watchdog timer (WDT)
When enabled, the WDT will generate a reset whenever it overflows. Firmware that is
behaving correctly will periodically clear the WDT before it overflows. Run-away firmware
will not be able to clear the WDT, and a reset will be generated.
By default, the WDT is disabled after each reset.
Note:
The WDT is not active during Idle mode or Power-down mode.
There are two SFRs that control the WDT, they are WDKEY (Table 50 on page 92) and
If WDKEY contains 55h, the WDT is disabled. Any value other than 55h in WDKEY will
enable the WDT. By default, after any reset condition, WDKEY is automatically loaded with
55h, disabling the WDT. It is the responsibility of initialization firmware to write some value
other than 55h to WDKEY after each reset if the WDT is to be used.
The WDT consists of a 24-bit up-counter (Figure 20), whose initial count is 000000h by
default after every reset. The most significant byte of this counter is controlled by the SFR,
WDRST. After being enabled by WDKEY, the 24-bit count is increased by 1 for each MCU
machine cycle. When the count overflows beyond FFFFFh (224 MCU machine cycles), a
reset is issued and the WDT is automatically disabled (WDKEY = 55h again).
相關(guān)PDF資料
PDF描述
US1001FL 0.5 A, 100 V, SILICON, SIGNAL DIODE
US1A-HE3 1 A, 50 V, SILICON, SIGNAL DIODE, DO-214AC
US1B-HE3 1 A, 100 V, SILICON, SIGNAL DIODE, DO-214AC
US1G-HE3 1 A, 400 V, SILICON, SIGNAL DIODE, DO-214AC
US1J-E3 1 A, 600 V, SILICON, SIGNAL DIODE, DO-214AC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPSD3334DV40U6 制造商:STMicroelectronics 功能描述:MCU 8-Bit uPSD 8032 CISC 256KB Flash 3.3V 80-Pin TQFP Tray
UPSD3334DV-40U6 功能描述:8位微控制器 -MCU 256K Flash 8K SRAM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
UPSD3354D-40T6 功能描述:8位微控制器 -MCU 8032 MCU USB RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
UPSD3354D-40U6 功能描述:8位微控制器 -MCU 8BIT Fast 8032 MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
UPSD3354DV-40T6 功能描述:8位微控制器 -MCU 8032 MCU USB RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT