- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄297644 > UPSD3334D-40U6 (STMICROELECTRONICS) 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | UPSD3334D-40U6 |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | PLASTIC, TQFP-80 |
| 文件頁數(shù)： | 141/272頁 |
| 文件大?。?/td> | 2658K |
| 代理商： | UPSD3334D-40U6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁當(dāng)前第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
UPSD33xx
PSD module
Doc ID 9685 Rev 7
225/272
no PLD inputs are changing, and the PLDs will even use less AC current when inputs do
change compared to Turbo mode.
When the Turbo mode is enabled, there is a significant DC current component AND the
AC current component is higher than non-Turbo mode, as shown in Figure 84 on
page 242 (5 V) and Figure 85 on page 243 (3.3 V).
Blocking bits
Significant power savings can be achieved by blocking 8032 bus control signals (RD, WR,
PSEN, ALE) from reaching PLD inputs, if these signals are not used in any PLD equations.
Blocking is achieved by the 8032 writing to the “blocking bits” in csiop PMMR registers.
Current consumption of the PLDs is directly related to the composite frequency of all
transitions on PLD inputs, so blocking certain PLD inputs can significantly lower PLD
operating frequency and power consumption (resulting in a lower frequency on the graphs of
Note:
It is recommended to prevent unused inputs from floating on Ports A, B, C, and D by pulling
them up to VDD with a weak external resistor (100 KΩ), or by setting the csiop Direction
register to “output” at run-time for all unused inputs. This will prevent the CMOS input buffers
of unused input pins from drawing excessive current.
The csiop PMMR register definitions are shown in Table 154 through Table 156 on
Table 154.
Power Management Mode register PMMR0 (address = csiop + offset B0h)(1)
Bit
num.
Bit name
Value
Description
Bit 0
X
0
Not used, and should be set to zero.
Bit 1
APD Enable
0
Automatic Power-down (APD) counter is disabled.
1
APD counter is enabled
Bit 2
X
0
Not used, and should be set to zero.
Bit 3
PLD Turbo
Disable
0 = on PLD Turbo mode is on
1 = off PLD Turbo mode is off, saving power.
Bit 4
Blocking bit,
CLKIN to
PLDs(2)
0 = on
CLKIN (pin PD1) to the PLD Input Bus is not blocked. Every transition of CLKIN
powers-up the PLDs.
1 = off
CLKIN input to PLD Input Bus is blocked, saving power. But CLKIN still goes to
APD counter.
Bit 5
Blocking bit,
CLKIN to
OMCs only(2)
0 = on CLKIN input is not blocked from reaching all OMC’s common clock inputs.
1 = off
CLKIN input to common clock of all OMCs is blocked, saving power. But CLKIN
still goes to APD counter and all PLD logic besides the common clock input on
OMCs.
Bit 6
X
0
Not used, and should be set to zero.
Bit 7
X
0
Not used, and should be set to zero.
1.
All the bits of this register are cleared to zero following Power-up. Subsequent Reset (RST) pulses do not clear the
registers.
2.
Blocking bits should be set to logic ’1’ only if the signal is not needed in a DPLD or GPLD logic equation.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| US1001FL | 0.5 A, 100 V, SILICON, SIGNAL DIODE |
| US1A-HE3 | 1 A, 50 V, SILICON, SIGNAL DIODE, DO-214AC |
| US1B-HE3 | 1 A, 100 V, SILICON, SIGNAL DIODE, DO-214AC |
| US1G-HE3 | 1 A, 400 V, SILICON, SIGNAL DIODE, DO-214AC |
| US1J-E3 | 1 A, 600 V, SILICON, SIGNAL DIODE, DO-214AC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPSD3334DV40U6 | 制造商:STMicroelectronics 功能描述:MCU 8-Bit uPSD 8032 CISC 256KB Flash 3.3V 80-Pin TQFP Tray |
| UPSD3334DV-40U6 | 功能描述:8位微控制器 -MCU 256K Flash 8K SRAM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| UPSD3354D-40T6 | 功能描述:8位微控制器 -MCU 8032 MCU USB RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| UPSD3354D-40U6 | 功能描述:8位微控制器 -MCU 8BIT Fast 8032 MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| UPSD3354DV-40T6 | 功能描述:8位微控制器 -MCU 8032 MCU USB RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。