- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384039 > UPC1854ACT (NEC Corp.) I2C BUS-COMPATIBLE US MTS PROCESSING LSI PDF資料下載
參數(shù)資料
| 型號： | UPC1854ACT |
| 廠商： | NEC Corp. |
| 英文描述： | I2C BUS-COMPATIBLE US MTS PROCESSING LSI |
| 中文描述： | I2C總線兼容美國的多邊貿(mào)易體制處理LSI |
| 文件頁數(shù)： | 30/48頁 |
| 文件大?。?/td> | 251K |
| 代理商： | UPC1854ACT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
μ
PC1854A
30
Data Sheet S12816EJ3V0DS00
5. MODE MATRIX
5.1 L-, R-Channel Output (LOT, ROT pins) Matrix
Mute OFF (Write register, subaddress 06H, bit D0 : “1”)
(1) Read register, bit D4: 0
Broadcast
mode
Write Register
Output
Read Register
Forced
monaural
ON/OFF
Stereo/SAPSAP1/SAP2
switch
Stereo/SAP
output stop
L-ch
output
(LOT)
R-ch
output
(ROT)
Broadcast status
Reception status
switch
Stereo
pilot
SAP
signal
Stereo
broadcast broadcast
reception
SAP
Subaddress 06H
Subaddress 00H
reception
Bit D1
Bit D2
Bit D3
Bit D6
Bit D6
Bit D5
Bit D3
Bit D2
Monaural
—
—
—
—
L+R
0
0
0
0
Stereo
0
—
—
—
L
R
1
0
1
0
1
L+R
0
Monaural
+ SAP
0
0
—
—
L+R
0
1
0
0
1
0
SAP
1
1
L+R
SAP
1
—
—
L+R
0
Stereo + SAP
0
0
—
—
L
R
1
1
1
0
1
0
SAP
0
1
1
L+R
SAP
1
—
—
L+R
0
(2) Read register, bit D4: 1
Broadcast
mode
Write Register
Output
Read Register
Forced
monaural
ON/OFF
Stereo/SAPSAP1/SAP2
switch
Stereo/SAP
output stop
L-ch
output
(LOT)
R-ch
output
(ROT)
Broadcast status
Reception status
switch
Stereo
pilot
SAP
signal
Stereo
broadcast broadcast
reception
SAP
Subaddress 06H
Subaddress 00H
reception
Bit D1
Bit D2
Bit D3
Bit D6
Bit D6
Bit D5
Bit D3
Bit D2
Monaural
—
—
—
—
L+R
0
0
0
0
Stereo
0
—
—
0
L
R
1
0
1
0
1
L+R
0
0
Monaural
+ SAP
0
1
0
0
L+R
0
0
0
0
1
1
0
1
Stereo + SAP
0
0
—
0
L
R
1
0
1
0
1
L+R
0
0
1
0
0
1
1
0
1
Remarks 1.
When the
μ
PC1854A recognizes a weak electric field, bit D4 of the read register becomes “1”.
2.
— : Don’t care.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPC1854A | I2C BUS-COMPATIBLE US MTS PROCESSING LSI |
| UPC1862 | BURST LOCK CLOCK GENERATOR |
| UPC1862GS | BURST LOCK CLOCK GENERATOR |
| UPC1883 | BIPOLAR ANALOG INTEGRATED CIRCUIT |
| UPC1909 | Isolated Flyback Switching Regulator with 9V Output |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPC1854AGT | 制造商:NEC 制造商全稱:NEC 功能描述:I2C BUS-COMPATIBLE US MTS PROCESSING LSI |
| UPC1857 | 制造商:NEC 制造商全稱:NEC 功能描述:SOUND CONTROL IC WITH SURROUND AND I2C BUS |
| UPC1857A | 制造商:NEC 制造商全稱:NEC 功能描述:SOUND CONTROL IC WITH SURROUND AND I2C BUS |
| UPC1857ACT | 制造商:NEC 制造商全稱:NEC 功能描述:SOUND CONTROL IC WITH SURROUND AND I2C BUS |
| UPC1860GS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TV/Video Sync Circuit |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。