![](http://datasheet.mmic.net.cn/390000/TMS320UVC5409_datasheet_16838616/TMS320UVC5409_28.png)
TMS320UVC5409
FIXED-POINT DIGITAL SIGNAL PROCESSOR
SPRS102 – APRIL 1999
28
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251–1443
DMA subbank addressed registers (continued)
Table 12. DMA Subbank Addressed Registers
DMA
NAME
ADDRESS
SUB
ADDRESS
DESCRIPTION
DMSRC0
56h/57h
56h/57h
DMA channel 0 source address register
DMDST0
ááááá
DMA channel 0 destination address register
ááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
DMMCR2
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
DMDSTP
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
56h/57h
56h/57h
56h/57h
56h/57h
07h
DMA channel 1 element count register
09h
DMA channel 1 transfer mode control register
DMSRC1
DMCTR1
05h
56h/57h
DMA channel 1 source address register
DMA channel 1 sync select and frame count register
DMDST1
06h
DMA channel 2 source address register
DMA channel 1 destination address register
ááááááááááááááááááááááááááááááááá
DMA channel 2 destination address register
áááááááá
A
ááááááááááááááááááááááá
56h/57h
0Eh
DMA channel 2 transfer mode control register
56h/57h
0Fh
DMA channel 3 source address register
0Dh
56h/57h
10h
DMA channel 3 destination address register
DMA channel 2 sync select and frame count register
áááááááá
DMSFC2
ááááááááááááááááááááááááááááááááá
DMSRC3
ááááááááááááááááááááááá
DMA channel 3 sync select and frame count register
DMDST3
ááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááááá
DMA channel 4 destination address register
56h/57h
56h/57h
ááááááááááááááááááááááááááááááááá
DMSRC4
16h
18h
DMA channel 4 transfer mode control register
DMA channel 4 element count register
56h/57h
17h
DMA channel 4 sync select and frame count register
ááááááááááááááááááááááááááááááááá
DMCTR4
DMMCR4
1Ah
DMA channel 5 destination address register
DMSFC4
áááááááá
ááááááááááááááááááááááá
DMA channel 5 transfer mode control register
ááááááááááááááááááááááááááááááááá
56h/57h
1Fh
DMA destination program page address (common channel)
56h/57h
20h
DMA element index address register 0
ááááááááááááááááááááááááááááááááá
DMSFC5
1Eh
56h/57h
21h
DMA element index address register 1
DMA source program page address (common channel)
23h
DMA frame index register 1
DMSRCP
DMIDX0
DMIDX1
DMA global source address reload register
ááááááááááááááááááááááááááááááááá
DMA global destination address reload register
áááááááá
ááááááááááááááááááááááá
56h/57h
27h
DMA global frame count reload register
DMGFR