- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383786 > PSD954F2V-90M (意法半導體) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF資料下載
參數(shù)資料
| 型號： | PSD954F2V-90M |
| 廠商： | 意法半導體 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系統(tǒng)可編程ISP的外設的8位微控制器 |
| 文件頁數(shù)： | 73/94頁 |
| 文件大?。?/td> | 476K |
| 代理商： | PSD954F2V-90M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁當前第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
Preliminary Information
PSD9XX Family
69
-70
-90
-15
Symbol
Parameter
Conditions
Min
Max
Min
Max
Min
Max
Unit
t
LVLX
ALE or AS Pulse Width
15
20
28
t
AVLX
Address Setup Time
(Note 1)
4
6
10
ns
t
LXAX
Address Hold Time
(Note 1)
7
8
11
ns
t
AVWL
Address Valid to Leading Edge of WR
(Notes 1 and 3)
8
15
20
ns
t
SLWL
CS Valid to Leading Edge of WR
(Note 3)
12
15
20
ns
t
DVWH
WR Data Setup Time
(Note 3)
25
35
45
ns
t
WHDX
WR Data Hold Time
(Note 3)
4
5
5
ns
t
WLWH
WR Pulse Width
(Note 3)
31
35
45
ns
t
WHAX1
Trailing Edge of WR to Address Invalid
(Note 3)
6
8
10
ns
t
WHAX2
Trailing Edge of WR to DPLD Address
Input Invalid
(Note 3 and 4)
0
0
0
ns
t
WHPV
Trailing Edge of WR to Port Output
Valid Using I/O Port Data Register
(Note 3)
27
30
38
ns
t
AVPV
Address Input Valid to Address
Output Delay
(Note 2)
20
25
30
ns
Write Timing
(5 V ± 10% Versions)
Microcontroller Interface – PSD9XX AC/DC Parameters
(5V ±10% Versions)
NOTES:
1.
Any input used to select an internal PSD9XX function.
In multiplexed mode, latched addresses generated from ADIO delay to address output on any Port.
WR timing has the same timing as E, LDS, UDS, WRL, and WRH signals.
Address Hold Time for DPLD inputs that are used to generate chip selects for internal PSD memory.
2.
3.
4.
-70
-90
-15
Fast
PT
Aloc
Slew
TURBO Rate
OFF
Symbol
Parameter
Conditions
Min
Max
Min
Max
Min
Max
(Note 1)
Unit
t
PD
PLD Input Pin/Feedback
to PLD Combinatorial
Output
20
25
32
Add 2
Add 10 Sub 2
ns
t
ARD
PLD Array Delay
Any
11
16
22
Add 2
ns
Micro
Cell
PLD Combinatorial Timing
(5 V ± 10%)
NOTE:
1. Fast Slew Rate output available on PA[3:0], PB[3:0], and PD[2:0].
相關PDF資料 |
PDF描述 |
|---|---|
| PSD954F2V-12JI | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD934F2 | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD934F2-70J | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD934F2-70M | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD934F2-90J | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PS-DA0104-01 | 制造商:POWER-SYSTEMS 制造商全稱:Power Systems GmbH+Co.KG 功能描述:DC-AC INVERTER UNIT 4 W SINGLE OUTPUTS |
| PS-DA0104-01S | 制造商:POWER-SYSTEMS 制造商全稱:Power Systems GmbH+Co.KG 功能描述:DC-AC INVERTER UNIT 4 W SINGLE OUTPUTS |
| PS-DA0105-01 | 制造商:POWER-SYSTEMS 制造商全稱:Power Systems GmbH+Co.KG 功能描述:DC-AC INVERTER UNIT 4 W SINGLE OUTPUTS |
| PS-DA0105-01S | 制造商:POWER-SYSTEMS 制造商全稱:Power Systems GmbH+Co.KG 功能描述:DC-AC INVERTER UNIT 4 W SINGLE OUTPUTS |
| PS-DA0105-03 | 制造商:POWER-SYSTEMS 制造商全稱:Power Systems GmbH+Co.KG 功能描述:DC-AC INVERTER UNIT 4 W SINGLE OUTPUTS |
發(fā)布緊急采購，3分鐘左右您將得到回復。