- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98011 > MC-10118BF1-ENY-A SPECIALTY MICROPROCESSOR CIRCUIT, PBGA481 PDF資料下載
參數(shù)資料
| 型號： | MC-10118BF1-ENY-A |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA481 |
| 封裝： | 12.70 X 12.70 MM, PLASTIC, FBGA-481 |
| 文件頁數(shù)： | 48/66頁 |
| 文件大小： | 3663K |
| 代理商： | MC-10118BF1-ENY-A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
MC-10118B
Data Sheet R19DS0008EJ0700
50
2.5.9
LCD interface
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
LCD_PXCLK cycle
tC
30
ns
LCD_PXCLK high-level width
tWH
12
ns
LCD_PXCLK low-level width
tWL
12
ns
LCD_PXCLK rise time
tR
20 to 80%
5
ns
LCD_PXCLK fall time
tF
80 to 20%
5
ns
tD1
LCD_R[5:0], LCD_G[5:0],
LCD_B[5:0]
0
10
ns
Data delay time
tD2
LCD_VSYNC, CD_HSYNC,
LCD_ENABLE
0
10
ns
Remark
The setting of the rise and fall timing for LCD_PXCLK is based on the valid edge set by the CLKPOL
value in the LCD control register (rising: CLKPOL = 0, falling: CLKPOL = 1).
Figure 2-16. LCD Interface Timing
LCD_PXCLK
tC
tWH
tWL
tD2
LCD_R[5:0]
LCD_G[5:0]
LCD_B[5:0]
LCD_ENABLE
LCD_HSYNC
LCD_VSYNC
tR
tF
tD1
相關PDF資料 |
PDF描述 |
|---|---|
| MC141555P1 | UNIVERSAL SERIAL BUS CONTROLLER, PDIP28 |
| MC141556P | UNIVERSAL SERIAL BUS CONTROLLER, PDIP28 |
| MC14536BDWR2 | 1 TIMER(S), PROGRAMMABLE TIMER, PDSO16 |
| MC146805F2CFNR2 | 8-BIT, MROM, MICROCONTROLLER, PQCC28 |
| MC146818ACFN | 1 TIMER(S), REAL TIME CLOCK, PQCC28 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC10118PDS 88 | 制造商:Motorola 功能描述:10118N |
| MC10118PDS88 | 制造商:Motorola 功能描述:10118N |
| MC10119P | 制造商:Motorola Inc 功能描述: |
| MC1011OP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC1011P | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。