- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180205 > M393B5773CH0-CK0 256M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 PDF資料下載
參數(shù)資料
| 型號(hào)： | M393B5773CH0-CK0 |
| 元件分類： | DRAM |
| 英文描述： | 256M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 |
| 封裝： | HALOGEN FREE AND ROHS COMPLIANT, DIMM-240 |
| 文件頁數(shù)： | 2/58頁 |
| 文件大?。?/td> | 1982K |
| 代理商： | M393B5773CH0-CK0 |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
datasheet
DDR3 SDRAM
Rev. 1.0
Registered DIMM
- 10 -
9. Registering Clock Driver Specification
9.1 Timing & Capacitance values
9.2 Clock driver Characteristics
Symbol
Parameter
Conditions
TC = TBD
VDD = 1.5 ± 0.075V
Units
Notes
Min
Max
fclock
Input Clock Frequency
application frequency
300
670
MHz
tCH/tCL
Pulse duration, CK, CK HIGH or LOW
0.4
-
tCK
tACT
Inputs active time4 before RESET is taken HIGH
DCKE0/1 = LOW and
DCS0/1 = HIGH
8-
tCK
tSU
Setup time
Input valid before CK/CK
100
-
ps
tH
Hold time
Input to remain Valid after CK/
CK
175
-
tPDM
Propagation delay, single-bit switching
CK/CK to output
0.65
1.0
ns
tDIS
output disable time(1/2-Clock pre-launch)
CK/CK to output float
0.5
-
tCK
output disable time(3/4-Clock pre-launch)
0.25
-
tEN
output enable time(1/2-Clock pre-launch)
CK/CK to output driving
-0.5
tCK
output enable time(3/4-Clock pre-launch)
-
0.25
CIN(DATA)
1.5
2.5
pF
CIN(CLOCK)
Data Input Capacitance
2
3
CIN(RST)
Reset Input Capacitance
-
3
Symbol
Parameter
Conditions
TC = TBD
VDD = 1.5 ± 0.075V
Units
Notes
Min
Max
tjit (cc)
Cycle-to-cycle period jitter
0
40
ps
tSTAB
Stabilization time
-6
us
tfdyn
Dynamic phase offset
-50
50
ps
tCKsk
Clock Output skew
50
ps
tjit(per)
Yn Clock Period jitter
-40
40
ps
tjit(hper)
Half period jitter
-50
50
ps
tQsk1
Qn Output to clock tolerance (Standard 1/2 -Clock
Pre-Launch)
Output Inversion enabled
-100
200
ps
OUtput Inversion disabled
-100
300
tQsk1
Output clock tolerance (3/4 Clock Pre-Launch)
Output Inversion enabled
-100
200
ps
OUtput Inversion disabled
-100
300
tdynoff
Maximum re-driven dynamic clock off-set
-80
80
ps
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M3950/1529A012 | TOGGLE SWITCH, 3PDT, LATCHED, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M83731/2327D110 | TOGGLE SWITCH, 3PDT, MOMENTARY, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M3950/1726A110 | TOGGLE SWITCH, 3PDT, LATCHED, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M3E-R21ZQXFREQ | CRYSTAL OSCILLATOR, CLOCK, 1.5 MHz - 155.52 MHz, PECL OUTPUT |
| M3E73XPD-RFREQ | CRYSTAL OSCILLATOR, CLOCK, 1.5 MHz - 155.52 MHz, PECL OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M393B5773DH0-CH908 | 制造商:Samsung Semiconductor 功能描述: |
| M393T1G60CJA-CE6 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Registered SDRAM MODULE |
| M393T1G60QJMA | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 SDRAM Memory |
| M393T1K66AZHA | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 SDRAM Memory |
| M393T2863AZ3 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Registered SDRAM MODULE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。