- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45031 > M37281MAH-XXXSP 8-BIT, MROM, 8.1 MHz, MICROCONTROLLER, PDIP52 PDF資料下載
參數(shù)資料
| 型號： | M37281MAH-XXXSP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8.1 MHz, MICROCONTROLLER, PDIP52 |
| 封裝： | 0.600 INCH, 1.78 MM PITCH, PLASTIC, SDIP-52 |
| 文件頁數(shù)： | 149/172頁 |
| 文件大?。?/td> | 1319K |
| 代理商： | M37281MAH-XXXSP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁當(dāng)前第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
M37281MAH–XXXSP,M37281MFH–XXXSP,M37281MKH–XXXSP, M37281EKSP
Rev.1.01
2003.07.16
page 78 of 170
8.11.3 Dot Size
The dot size can be selected by a block unit. The dot size in vertical
direction is determined by dividing HSYNC in the vertical dot size con-
trol circuit. The dot size in horizontal is determined by dividing the
following clock in the horizontal dot size control circuit : the clock
gained by dividing the OSD clock source (data slicer clock, OSC1,
main clock) in the pre-divide circuit. The clock cycle divided in the
pre-divide circuit is defined as 1TC.
The dot size is specified by bits 6 to 3 of the block control register.
Fig. 8.11.14 Block Diagram of Dot Size Control Circuit
Fig. 8.11.15 Definition of Dot Sizes
HSYNC
Synchronous
Cycle 2
circuit
Cycle 3
Pre-divide circuit
Clock cycle
= 1TC
Horizontal dot size
control circuit
Vertical dot size
control circuit
OSD control circuit
OSC1
Note: To use data slicer clock, set bit 0 of data slicer control register 1 to “1.”
Data slicer clock
(See note)
1 dot
Scanning line of F1 (F2)
Scanning line of F2 (F1)
1/2H
1H
2H
3H
3TC
2TC
1TC
In normal scan mode
Refer to Figure 8.11.4 (the block control register i), refer to Figure
8.11.6 (the clock control register).
The block diagram of dot size control circuit is shown in Figure 8.11.14.
Notes 1: The pre-divide ratio = 3 cannot be used in the CC mode.
2: The pre-divide ratio of the layer 2 must be same as that of the layer 1
by the block control register i.
3: In the bi-scan mode, the dot size in the vertical direction is 2 times as
ompared with the normal mode. Refer to “8.11.13 Scan Mode” about
the scan mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M37281EKSP | 8-BIT, OTPROM, 8.1 MHz, MICROCONTROLLER, PDIP52 |
| M37281MFH-XXXSP | 8-BIT, MROM, 8.1 MHz, MICROCONTROLLER, PDIP52 |
| M37281MAH-XXXSP | 8-BIT, MROM, 8.1 MHz, MICROCONTROLLER, PDIP52 |
| M37281MKH-XXXSP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP52 |
| M37281MAH-XXXSP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP52 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M37281MFH-XXXSP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER with CLOSED CAPTION DECODER and ON-SCREEN DISPLAY CONTROLLER |
| M37281MKH-XXXSP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER with CLOSED CAPTION DECODER and ON-SCREEN DISPLAY CONTROLLER |
| M372899234 | 制造商:ITW Switches 功能描述:IN-RUSH |
| M372F3200DJ3-C | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:32M x 72 DRAM DIMM with ECC Using 16Mx4, 4K & 8K Refresh, 3.3V |
| M372F3280DJ3-C | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:32M x 72 DRAM DIMM with ECC Using 16Mx4, 4K & 8K Refresh, 3.3V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。