- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369715 > L80223 L80223 10BASE-T/100BASE- TX/FX Ethernet PHY technical manual PDF資料下載
參數(shù)資料
| 型號： | L80223 |
| 英文描述： | L80223 10BASE-T/100BASE- TX/FX Ethernet PHY technical manual |
| 中文描述： | L80223 10BASE-T/100BASE-德克薩斯州/ FX以太網(wǎng)物理層技術(shù)手冊 |
| 文件頁數(shù)： | 68/192頁 |
| 文件大?。?/td> | 1306K |
| 代理商： | L80223 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
Draft 6/5/00
2-48
Functional Description
Copyright 2000 by LSI Logic Corporation. All rights reserved.
2.10 Reset
The device is reset when:
1.
V
DD
is applied to the device, or
The reset bit (RST) is set in the MI serial port Control register, or
2.
3.
The RESETn pin is asserted (LOW).
When reset occurs because of (1) or (2), an internal power-on reset
pulse is generated that resets all internal circuits, forces the MI serial port
bits to their default values, and latches in new values for the MI address.
After the power-on reset pulse has finished, the reset bit (RST) in the MI
serial port Control register is cleared and the device is ready for normal
operation.
When reset is initiated because of (3), the same procedure occurs except
the device stays in the reset state as long as the RESETn pin is held
LOW. The RESETn pin has an internal pullup to V
DD
. The device is
guaranteed to be ready for normal operation 50 ms after the reset
sequence is initiated.
2.11 Powerdown
To powerdown the L80223, set the Powerdown bit (PDN) in the MI serial
port Control register. In powerdown mode, the TP outputs are in a
high-impedance state, all functions are disabled except the MI serial port,
and the power consumption is reduced to a minimum. The device is
guaranteed to be ready for normal operation 500 ms after the PDN bit is
cleared.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L80225 | L80225 10/100 MbpsTX/10BT Ethernet Physical Layer Device (PHY) technical manual 4/02 |
| L80223 | 10BASE-T/100BASE-TX/FX Ethernet Physical Layer Device (PHY)(10BASE-T/100BASE-TX/FX 以太網(wǎng)物理層處理器) |
| L80600 | L80600 10/100/1000 Mbits/s Ethernet PHY technical manual 3/01 |
| L811-1X1T-03 | 1port.None LEDs.low profile RJ45 10/100Base-TX |
| L82-510 | Logic IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L80223/A | 制造商:LSI Corporation 功能描述:PN may be NE DW |
| L80223/C | 制造商:LSI Corporation 功能描述:PN may be NE DW |
| L80223/D | 制造商:LSI Corporation 功能描述:PHY 1-CH 10Mbps/100Mbps 64-Pin LQFP |
| L80223/D-E6 | 制造商:LSI Corporation 功能描述:TRANSITION TO P/N 68032B1 - Bulk |
| L80223/D-LEADFREE | 制造商:LSI Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。