參數(shù)資料
型號： IDT74LVC258AQ8
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： 編、解碼器及復(fù)用、解復(fù)用
英文描述： LVC/LCX/Z SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, INVERTED OUTPUT, PDSO16
封裝： 0.635 MM PITCH, QSOP-16
文件頁數(shù)： 2/6頁
文件大?。?/td> 117K
代理商： IDT74LVC258AQ8
2
EXTENDEDCOMMERCIALTEMPERATURERANGE
IDT74LVC258A
3.3V CMOS QUADRUPLE 2-LINE TO 1-LINE DATA SELECTOR
SOIC/ SSOP/ TSSOP/ QSOP
TOP VIEW
PIN CONFIGURATION
2
3
1
A
VCC
A/B
5
6
4
2
Y
7
10
3
B
15
14
16
12
11
13
1
B
2
A
1
Y
2
B
4
A
4
B
3
A
4
Y
SO16-7
SO16-8
SO16-9
SO16-10
GND
8
9
3
Y
OE
CAPACITANCE (TA = +25°C, f = 1.0MHZ)
Symbol
Parameter(1)
Conditions
Typ.
Max.
Unit
CIN
Input Capacitance
VIN = 0V
4.5
6
pF
COUT
Output
Capacitance
VOUT = 0V
5.5
8
pF
CI/O
I/O Port
Capacitance
VIN = 0V
6.5
8
pF
LVC QUAD Link
NOTE:
1. As applicable to the device type.
ABSOLUTE MAXIMUM RATINGS (1)
Symbol
Description
Max.
Unit
VTERM(2)
Terminal Voltage with Respect to GND
– 0.5 to +6.5
V
VTERM(3)
Terminal Voltage with Respect to GND
– 0.5 to +6.5
V
TSTG
Storage Temperature
– 65 to +150
°C
IOUT
DC Output Current
– 50 to +50
mA
IIK
IOK
Continuous Clamp Current,
VI < 0 or VO < 0
– 50
mA
ICC
ISS
Continuous Current through
each VCC or GND
±100
mA
LVC QUAD Link
NOTES:
1. Stresses greater than those listed under ABSOLUTE MAXIMUM
RATINGS may cause permanent damage to the device.
This is a
stress rating only and functional operation of the device at these or
any other conditions above those indicated in the operational sections
of this specification is not implied.
Exposure to absolute maximum
rating conditions for extended periods may affect reliability.
2. VCC terminals.
3. All terminals except VCC.
PIN DESCRIPTION
Pin Names
Description
A/B
Select Input
OE
Output-enable Input (Active LOW)
xA, xB
Data Inputs
xY
3-State Data Outputs
FUNCTION TABLE (1)
Inputs
Outputs
OE
A/B
xA
xB
xY
HX
X
Z
LLL
X
H
LL
H
X
L
LH
X
L
H
LH
X
H
L
NOTE:
1. H = HIGH Voltage Level
L = LOW Voltage Level
X = Don’t Care
Z = High-Impedance
相關(guān)PDF資料
PDF描述
ICS9DB202BG LOW SKEW CLOCK DRIVER, 2 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
ICS9DB108YGLNLFT 9DB SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO48
ICS9179M-12T-LF 91 SERIES, LOW SKEW CLOCK DRIVER, 13 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO28
ICS853111YLF LOW SKEW CLOCK DRIVER, 10 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
IDTQS5930-50TQ 5930 SERIES, PLL BASED CLOCK DRIVER, 6 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT74LVC273APGG 功能描述:IC FLIP FLOP OCTAL D 20-TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74LVC 標準包裝:25 系列:74LS 功能:設(shè)置（預(yù)設(shè)）和復(fù)位 類型:JK 型 輸出類型:差分 元件數(shù):2 每個元件的位元數(shù):1 頻率 - 時鐘:25MHz 延遲時間 - 傳輸:20ns 觸發(fā)器類型:負邊沿 輸出電流高，低:400µA, 8mA 電源電壓:4.75 V ~ 5.25 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 包裝:管件 其它名稱:74LS11274LS112AN74LS112NDM74LS112N
IDT74LVC273APGG8 功能描述:IC FLIP FLOP OCTAL D 20-TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74LVC 標準包裝:25 系列:74LS 功能:設(shè)置（預(yù)設(shè)）和復(fù)位 類型:JK 型 輸出類型:差分 元件數(shù):2 每個元件的位元數(shù):1 頻率 - 時鐘:25MHz 延遲時間 - 傳輸:20ns 觸發(fā)器類型:負邊沿 輸出電流高，低:400µA, 8mA 電源電壓:4.75 V ~ 5.25 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 包裝:管件 其它名稱:74LS11274LS112AN74LS112NDM74LS112N
IDT74LVC273APYG 功能描述:IC FLIP FLOP OCTAL D 20-SSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74LVC 標準包裝:1 系列:74LVX 功能:主復(fù)位 類型:D 型總線 輸出類型:非反相 元件數(shù):1 每個元件的位元數(shù):8 頻率 - 時鐘:150MHz 延遲時間 - 傳輸:7.1ns 觸發(fā)器類型:正邊沿 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 包裝:Digi-Reel® 其它名稱:74LVX273MTCXDKR
IDT74LVC273APYG8 功能描述:IC FLIP FLOP OCTAL D 20-SSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74LVC 標準包裝:1 系列:74LVX 功能:主復(fù)位 類型:D 型總線 輸出類型:非反相 元件數(shù):1 每個元件的位元數(shù):8 頻率 - 時鐘:150MHz 延遲時間 - 傳輸:7.1ns 觸發(fā)器類型:正邊沿 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 包裝:Digi-Reel® 其它名稱:74LVX273MTCXDKR
IDT74LVC374APG 制造商:MAJOR 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*