- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄17031 > EVAL-AD7723CBZ (Analog Devices Inc)BOARD EVALUATION FOR AD7723 PDF資料下載
參數(shù)資料
| 型號(hào)： | EVAL-AD7723CBZ |
| 廠(chǎng)商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 29/32頁(yè) |
| 文件大小： | 0K |
| 描述： | BOARD EVALUATION FOR AD7723 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| ADC 的數(shù)量： | 1 |
| 位數(shù)： | 16 |
| 采樣率（每秒）： | 1.2M |
| 數(shù)據(jù)接口： | 串行，并聯(lián) |
| 輸入范圍： | ±VREF |
| 在以下條件下的電源（標(biāo)準(zhǔn)）： | 475mW @ 1.2MSPS |
| 工作溫度： | -40°C ~ 85°C |
| 已用 IC / 零件： | AD7723 |
| 已供物品： | 板，CD |
| 相關(guān)產(chǎn)品： | AD7723BSZ-REEL-ND - IC ADC 16BIT SIGMA-DELTA 44MQFP AD7723BSZ-ND - IC ADC 16BIT SIGMA-DELTA 44MQFP |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)當(dāng)前第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)
AD7723
Rev. C | Page 6 of 32
TIMING SPECIFICATIONS
AVDD = DVDD = 5 V ± 5%; AGND = AGND1 = DGND = 0 V; fCLKIN = 19.2 MHz; CL = 50 pF; SFMT = logic low or high, CFMT = logic low
or high; TA = TMIN to TMAX, unless otherwise noted.
Table 2.
Parameter
Symbol
Min
Typ
Max
Unit
CLKIN Frequency
fCLK
1
19.2
MHz
CLKIN Period (tCLK – 1/fCLK)
t1
0.052
1
s
CLKIN Low Pulse Width
t2
0.45 × t1
0.55 × t1
CLKIN High Pulse Width
t3
0.45 × t1
0.55 × t1
CLKIN Rise Time
t4
5
ns
CLKIN Fall Time
t5
5
ns
FSI Setup Time
t6
0
5
ns
FSI Hold Time
t7
0
5
ns
FSI High Time1
t8
1
tCLK
CLKIN to SCO Delay
t9
25
40
ns
SCO Period2, SCR = 1
t10
2
tCLK
SCO Period2, SCR = 0
t10
1
tCLK
SCO Transition to FSO High Delay
t11
0
5
ns
SCO Transition to FSO Low Delay
t12
0
5
ns
SCO Transition to SDO Valid Delay
t13
5
12
ns
SCO Transition from FSI3
t14
60
tCLK + t2
SDO Enable Delay Time
t15
5
20
ns
SDO Disable Delay Time
t16
5
20
ns
DRDY High Time2
t17
2
tCLK
Conversion Time2 (Refer to Table 3 and Table 4)
t18
16/32
tCLK
CLKIN to DRDY Transition
t19
35
50
ns
CLKIN to DATA Valid
t20
20
35
ns
CS/RD Setup Time to CLKIN
t21
0
ns
CS/RD Hold Time to CLKIN
t22
20
ns
Data Access Time
t23
20
35
ns
Bus Relinquish Time
t24
20
35
ns
SYNC Input Pulse Width
t25
1
tCLK
SYNC Low Time before CLKIN Rising
t26
0
ns
DRDY High Delay after Rising SYNC
t27
25
35
ns
DRDY Low Delay after SYNC Low
t28
2049
tCLK
1 FSO pulses are gated by the release of FSI (going low).
2 Guaranteed by design.
3 Frame sync is initiated on the falling edge of CLKIN.
IOL
1.6mA
1.6V
CL
50pF
TO
OUTPUT
PIN
IOH
200
A
01186-002
Figure 2. Load Circuit for Timing Specifications
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MLG1005S43NJ | INDUCTOR MULTILAYER 43NH 0402 |
| LLS2G101MELY | CAP ALUM 100UF 400V 20% SNAP |
| UPT2G181MRD | CAP ALUM 180UF 400V 20% RADIAL |
| STD17W-Z | WIRE & CABLE MARKERS |
| STD17W-9 | WIRE & CABLE MARKERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD7725CB | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk 制造商:Rochester Electronics LLC 功能描述: |
| EVAL-AD7725CBZ | 功能描述:BOARD EVALUATION FOR AD7725 RoHS:是 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:- 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準(zhǔn)）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件 |
| EVAL-AD7730EB | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk |
| EVAL-AD7730EBZ | 功能描述:BOARD EVAL FOR AD7730 RoHS:是 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:- 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準(zhǔn)）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件 |
| EVAL-AD7730LEB | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。