參數(shù)資料
型號(hào)： EVAL-AD7653CBZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 14/28頁(yè)
文件大?。?/td> 0K
描述： BOARD EVALUATION FOR AD7653
標(biāo)準(zhǔn)包裝： 1
系列： PulSAR®
ADC 的數(shù)量： 1
位數(shù)： 16
采樣率（每秒）： 1M
數(shù)據(jù)接口： 串行，并聯(lián)
輸入范圍： 0 ~ 2.5 V
在以下條件下的電源（標(biāo)準(zhǔn)）： 92mW @ 666kSPS
工作溫度： -40°C ~ 85°C
已用 IC / 零件： AD7653
已供物品： 板
相關(guān)產(chǎn)品： AD7653ACPZ-ND - IC ADC 16BIT UNIPOLAR 48LFCSP
AD7653ACPZRL-ND - IC ADC 16BIT UNIPOLAR 48LFCSP
AD7653ASTZRL-ND - IC ADC 16BIT UNIPOLAR 48LQFP
AD7653ASTZ-ND - IC ADC 16BIT 1MSPS W/REF 48-LQFP
AD7653
Usually, because the AD7653 is used with a fast throughput, the
Master Read During Conversion mode is the most
recommended serial mode. In this mode, the serial clock and
data toggle at appropriate instants, minimizing potential
feedthrough between digital activity and critical conversion
decisions.
MASTER SERIAL INTERFACE
Internal Clock
The AD7653 is configured to generate and provide the serial
data clock SCLK when the EXT/INT pin is held LOW. The
AD7653 also generates a SYNC signal to indicate to the host
when the serial data is valid. The serial clock SCLK and the
SYNC signal can be inverted, if desired. Depending on the
RDC/SDIN input, the data can be read after each conversion or
during the following conversion. F
and
show
the detailed timing diagrams of these two modes.
Figure 32. Master Serial Data Timing for Reading (Read after Convert)
Figure 33. Master Serial Data Timing for Reading (Read Previous Conversion during Convert)
In Read After Conversion mode, it should be noted that unlike
in other modes, the BUSY signal returns LOW after the 16 data
bits are pulsed out and not at the end of the conversion phase,
which results in a longer BUSY width.
t3
BUSY
SYNC
SCLK
SDOUT
t28
t29
t14
t18
t19
t20
t21
t24
t26
t27
t23
t22
t16
t15
12
3
14
15
16
D15
D14
D2
D1
D0
X
RDC/SDIN = 0
INVSCLK = INVSYNC = 0
t25
t30
02966-0-015
CNVST
CS, RD
EXT/INT = 0
RDC/SDIN = 1
INVSCLK = INVSYNC = 0
t3
t1
t17
t14
t19
t20 t21
t24
t26
t25
t27
t23
t22
t16
t15
D15
D14
D2
D1
D0
X
12
3
14
15
16
t18
BUSY
SYNC
SCLK
SDOUT
02966-0-016
CNVST
CS, RD
Rev. A | Page 21 of 28
相關(guān)PDF資料
PDF描述
MLG1005S30NJ INDUCTOR MULTILAYER 30NH 0402
EVAL-AD7643CBZ BOARD EVALUATION FOR AD7643
STD17W-C WIRE & CABLE MARKERS
UVR1H472MRD CAP ALUM 4700UF 50V 20% RADIAL
DC1571A-C BOARD SAR ADC LTC2381-16
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EVAL-AD7653EDZ 功能描述:BOARD EVAL FOR AD7653 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:* 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準(zhǔn)）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件
EVAL-AD7654CB 制造商:Analog Devices 功能描述:
EVAL-AD7654CBZ 功能描述:BOARD EVALUATION FOR AD7654 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:PulSAR® 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準(zhǔn)）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件
EVAL-AD7655CB 制造商:Analog Devices 功能描述:Evaluation Board For The 48 Lead Pulsar Analog To Digital Converter Family 制造商:Rochester Electronics LLC 功能描述:EVAL BRD LOW COST 4-CH 1 MSPS 16-BIT ADC - Bulk
EVAL-AD7655CBZ 功能描述:BOARD EVALUATION FOR AD7655 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:PulSAR® 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準(zhǔn)）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*