- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄295886 > EP20K60EFC672 (ALTERA CORP) LOADABLE PLD, PBGA672 PDF資料下載
參數(shù)資料
| 型號： | EP20K60EFC672 |
| 廠商： | ALTERA CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, PBGA672 |
| 封裝： | 27 X 27 MM, 1 MM PITCH, FINE LINE, BGA-672 |
| 文件頁數(shù)： | 42/114頁 |
| 文件大?。?/td> | 4116K |
| 代理商： | EP20K60EFC672 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當(dāng)前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
IGLOO nano DC and Switching Characteristics
Ad vance v0.2
2-19
Overview of I/O Performance
Summary of I/O DC Input and Output Levels – Default I/O Software
Settings
Table 2-20 Summary of Maximum and Minimum DC Input and Output Levels
Applicable to Commercial and Industrial Conditions—Software Default Settings
I/O Standard
Drive
Strength
Slew
Rate
VIL
VIH
VOL
VOH
IOL
1 I
OH
1
Min, V
Max, V
Min, V
Max, V
Min, V
mA mA
3.3 V LVTTL /
3.3 V LVCMOS
8 mA
High
–0.3
0.8
2
3.6
0.4
2.4
8
3.3 V Wide Range
Any 2
High
–0.3
0.8
2
3.6
0.2
VCCI – 0.2 100
A
100
A
2.5 V LVCMOS
8 mA
High
–0.3
0.7
1.7
3.6
0.7
1.7
8
1.8 V LVCMOS
4 mA
High
–0.3
0.35 * VCCI 0.65 * VCCI
3.6
0.45
VCCI – 0.45
4
1.5 V LVCMOS
2 mA
High
–0.3
0.35 * VCCI 0.65 * VCCI
3.6
0.25 * VCCI 0.75 * VCCI
22
1.2 V LVCMOS 3
1 mA
High
–0.3
0.35 * VCCI 0.65 * VCCI
3.6
0.25 * VCCI 0.75 * VCCI
11
1.2 V LVCMOS
Wide Range 3
Any 4
High
–0.3
0.3 * VCCI
0.7 * VCCI
3.6
0.1
VCCI – 0.1 100
A
100
A
Notes:
1. Currents are measured at 85°C junction temperature.
2. All LVCMOS 3.3 V software macros support LVCMOS 3.3 V wide range, as specified in the JESD8-B
specification.
3. Applicable to IGLOO nano V2 devices operating at VCCI ≥ VCC .
4. All LVCMOS 1.2 V software macros support LVCMOS 1.2 V wide range, as specified in the JESD8-12
specification.
Table 2-21 Summary of Maximum and Minimum DC Input Levels
Applicable to Commercial and Industrial Conditions
DC I/O Standards
Commercial1
Industrial2
IIL
3
IIH
4
IIL
3
IIH
4
A
3.3 V LVTTL / 3.3 V LVCMOS
10
15
3.3 V LVCOMS Wide Range
10
15
2.5 V LVCMOS
10
15
1.8 V LVCMOS
10
15
1.5 V LVCMOS
10
15
1.2 V LVCMOS 5
10
15
1.2 V LVCMOS Wide Range 5
10
15
Notes:
1. Commercial range (–20°C < TA < 70°C)
2. Industrial range (–40°C < TA < 85°C)
3. IIH is the input leakage current per I/O pin over recommended operating conditions, where VIH < VIN < VCCI.
Input current is larger when operating outside recommended ranges.
4. IIL is the input leakage current per I/O pin over recommended operating conditions, where –0.3 V < VIN
< VIL.
5. Applicable to IGLOO nano V2 devices operating at VCCI ≥ VCC.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K60EQC208 | LOADABLE PLD, PQFP208 |
| EP20K60EQC240 | LOADABLE PLD, PQFP240 |
| EP20K60ERC208 | LOADABLE PLD, PQFP208 |
| EP20K60ERC240 | LOADABLE PLD, PQFP240 |
| EP20K60ETC144 | LOADABLE PLD, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K60EFI144-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EFI144-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EFI144-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EFI324-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K60EFI324-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。