- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97920 > EP20K100ERI208-2ES Single Digitally Controlled Potentiometer (XDCP™); Temperature Range: -40°C to 85°C; Package: 8-MSOP PDF資料下載
參數(shù)資料
| 型號： | EP20K100ERI208-2ES |
| 元件分類： | 數(shù)字電位計 |
| 英文描述： | Single Digitally Controlled Potentiometer (XDCP™); Temperature Range: -40°C to 85°C; Package: 8-MSOP |
| 中文描述： | FPGA的 |
| 文件頁數(shù)： | 32/114頁 |
| 文件大?。?/td> | 1623K |
| 代理商： | EP20K100ERI208-2ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
24
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Figure 12. APEX 20KE FastRow Interconnect
Table 9 summarizes how various elements of the APEX 20K architecture
drive each other.
IOE
FastRow Interconnect
Drives Local Interconnect
in Two MegaLAB Structures
MegaLAB
Local
Interconnect
Select Vertical I/O Pins
Drive Local Interconnect
and FastRow
Interconnect
FastRow
Interconnect
LEs
LABs
相關PDF資料 |
PDF描述 |
|---|---|
| EP20K100ERI208-3ES | FPGA |
| EP20K100ERI240-1ES | FPGA |
| EP20K100ERI240-2ES | FPGA |
| EP20K100ERI240-3ES | FPGA |
| EP20K100ETC144-1ES | FPGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K100ERI208-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100ERI240-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100ERI240-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100ERI240-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100ETC144-1 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 416 Macro 92 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復。