參數(shù)資料
型號(hào)： EP20K1000EBC652-1ES
元件分類： 數(shù)字電位計(jì)
英文描述： Single Digitally Controlled Potentiometer (XDCP™), Low Noise/Low Power/I2C Bus/256 Taps; Temperature Range: -40°C to 85°C; Package: 8-MSOP
中文描述： FPGA的
文件頁數(shù)： 99/114頁
文件大?。?/td> 1623K
代理商： EP20K1000EBC652-1ES
Altera Corporation
85
APEX 20K Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
This parameter is measured without using ClockLock or ClockBoost circuits.
(2)
This parameter is measured using ClockLock or ClockBoost circuits.
Tables 53 through 58 describe fMAX LE Timing Microparameters, fMAX
ESB Timing Microparameters, fMAX Routing Delays, Minimum Pulse
Width Timing Parameters, External Timing Parameters, and External
Bidirectional Timing Parameters for EP20K30E APEX 20KE devices.
Table 52. EP20K400 External Bidirectional Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tINSUBIDIR (1)
1.4
1.8
2.0
ns
tINHBIDIR (1)
0.0
ns
tOUTCOBIDIR (1)
2.0
4.9
2.0
6.1
2.0
7.0
ns
tXZBIDIR (1)
7.3
8.9
10.3
ns
tZXBIDIR (1)
7.3
8.9
10.3
ns
tINSUBIDIR (2)
0.5
1.0
–
ns
tINHBIDIR (2)
0.0
–
ns
tOUTCOBIDIR (2)
0.5
3.1
0.5
4.1
––
ns
tXZBIDIR (2)
6.2
7.6
–
ns
tZXBIDIR (2)
6.2
7.6
–
ns
Table 53. EP20K30E Fmax LE Timing Microparameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tSU
0.01
0.02
ns
tH
0.11
0.16
0.23
ns
tCO
0.32
0.45
0.67
ns
tLUT
0.85
1.20
1.77
ns
相關(guān)PDF資料
PDF描述
EP20K1000EBC652-2ES Single Digitally Controlled Potentiometer (XDCP™), Low Noise/Low Power/I2C Bus/256 Taps; Temperature Range: -40°C to 85°C; Package: 8-MSOP T&R
EP20K1000EBC652-3ES FPGA
EP20K1000EBI652-1ES Quad Digitally Controlled Potentiometers (XDCP™); Temperature Range: -40°C to 85°C; Package: 20-TSSOP
EP20K1000EBI652-2ES Quad Digitally Controlled Potentiometers (XDCP™); Temperature Range: -25°C to 85°C; Package: 20-TSSOP
EP20K1000EBI652-3ES Quad Digitally Controlled Potentiometers (XDCP™); Temperature Range: -40°C to 85°C; Package: 20-TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K1000EBC652-1X 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 2560 Macros 488 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K1000EBC652-2 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 2560 Macros 488 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K1000EBC652-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K1000EBC652-2X 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 2560 Macros 488 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K1000EBC652-3 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 2560 Macro 488 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*