- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4591 > DS34T108GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484HSBGA PDF資料下載
參數(shù)資料
| 型號： | DS34T108GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 302/366頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 484HSBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 30 |
| 類型： | TDM（分時復(fù)用） |
| 應(yīng)用： | 數(shù)據(jù)傳輸 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 484-BGA 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 484-HSBGA（23x23） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 1429 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁當(dāng)前第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
40 of 366
Table 9-9. CPU Interface Pins
See the parallel interface timing diagrams in Figure 14-9 and Figure 14-10 and the SPI timing diagrams in Figure 14-11 and Figure 14-12.
PIN NAME
PIN DESCRIPTION
H_CPU_SPI_N
Ipu
Host Bus Interface
0 = SPI serial interface
1 = Parallel interface
DAT_32_16_N
Ipu
Data Bus Width
0 = 16-bit
1 = 32-bit
In SPI bus mode this pin is ignored.
H_D[31:1]
IO
8mA
Host Data Bus
When the device is configured for a 32-bit parallel interface, H_D[31:0] are the
data I/O pins (HD[31] is the MSb). When the device is configured for a 16-bit
parallel interface, H_D[15:0] are the data I/O pins (HD[15] is the MSb) and
H_D[31:16] are ignored and should be pulled low or high. The DAT_32_16_N pin
specifies bus width. In SPI bus mode these pins are ignored.
H_D[0] /
SPI_MISO
IO
8mA
H_D[0]: Host Data LSb
In parallel interface mode this pin is H_D[0], LSb of the data bus.
SPI_MISO: SPI Data Output (Master In Slave Out)
In SPI bus mode this pin is the SPI data output.
H_AD[24:1]
I
Host Address Bus
H_AD[24] is the MSb. When the host data bus is 32 bits (DAT_32_16_N=1),
H_AD[1] should be held low. In SPI bus mode these pins are ignored.
H_CS_N
I
Host Chip Select (Active Low)
In parallel interface mode this pin must be asserted (low) to read or write internal
registers. In SPI bus mode this pin is ignored.
H_R_W_N /
SPI_CP
I
H_R_W_N: Host Read/Write Control
In parallel interface mode this pin controls whether an access to internal registers
is a read or a write.
SPI_CP: SPI Clock Phase
In SPI interface mode this pin specifies SPI clock phase. See the timing diagrams
in Figure 14-11 and Figure 14-12 for details.
0 = input data is latched on the leading edge of the SCLK pulse; output data is
updated on the trailing edge
1 = input data is latched on the trailing edge of the SCLK pulse; output data is
updated on the leading edge
H_WR_BE0_N /
SPI_CLK
I
H_WR_BE0_N: Host Write Enable Byte 0 (Active Low)
In parallel interface mode during a write access this pin specifies whether or not
byte 0 (H_D[7:0]) should be written to the device. This pin is active in both 32-bit
and 16-bit modes.
0 = write byte 0
1 = don’t write byte 0
SPI_CLK: SPI Clock
In SPI interface mode this pin is the clock for the interface.
H_WR_BE1_N /
SPI_MOSI
I
H_WR_BE1_N: Host Write Enable Byte 1 (Active Low)
In parallel interface mode during a write access this pin specifies whether or not
byte 1 (H_D[15:8]) should be written to the device. This pin is active in both 32-bit
and 16-bit modes.
0 = write byte 1
1 = don’t write byte 1
SPI_MOSI: SPI Data Input (Master Out Slave In)
In SPI interface mode this pin is the data input pin for the interface.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS34T104GN+ | IC TDM OVER PACKET 484TEBGA |
| DS34T101GN+ | IC TDM OVER PACKET 484TEBGA |
| MIC2211-GOYML TR | IC REG LDO 1.8V/2.9V 10-MLF |
| MIC2211-GJYML TR | IC REG LDO 1.8V/2.5V 10-MLF |
| MIC2211-SGYML TR | IC REG LDO 3.3V/1.8V 10-MLF |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34T108GN+ | 功能描述:以太網(wǎng) IC Octal TDM Over Packet Chip RoHS:否 制造商:Micrel 產(chǎn)品:Ethernet Switches 收發(fā)器數(shù)量:2 數(shù)據(jù)速率:10 Mb/s, 100 Mb/s 電源電壓-最大:1.25 V, 3.45 V 電源電壓-最小:1.15 V, 3.15 V 最大工作溫度:+ 85 C 封裝 / 箱體:QFN-64 封裝:Tray |
| DS35 | 制造商:LUMILEDS 制造商全稱:LUMILEDS 功能描述:power light source Luxeon Dental |
| DS3500N+ | 制造商:Maxim Integrated Products 功能描述:- Rail/Tube |
| DS3500N+T&R | 制造商:Maxim Integrated Products 功能描述:- Tape and Reel |
| DS3501 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:High-Voltage, NV, I2C POT with Temp Sensor and Lookup Table |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。