- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄4591 > DS34T108GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484HSBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | DS34T108GN+ |
| 廠(chǎng)商： | Maxim Integrated Products |
| 文件頁(yè)數(shù)： | 179/366頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 484HSBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 30 |
| 類(lèi)型： | TDM（分時(shí)復(fù)用） |
| 應(yīng)用： | 數(shù)據(jù)傳輸 |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 484-BGA 裸露焊盤(pán) |
| 供應(yīng)商設(shè)備封裝： | 484-HSBGA（23x23） |
| 包裝： | 托盤(pán) |
| 產(chǎn)品目錄頁(yè)面： | 1429 (CN2011-ZH PDF) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)當(dāng)前第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)第329頁(yè)第330頁(yè)第331頁(yè)第332頁(yè)第333頁(yè)第334頁(yè)第335頁(yè)第336頁(yè)第337頁(yè)第338頁(yè)第339頁(yè)第340頁(yè)第341頁(yè)第342頁(yè)第343頁(yè)第344頁(yè)第345頁(yè)第346頁(yè)第347頁(yè)第348頁(yè)第349頁(yè)第350頁(yè)第351頁(yè)第352頁(yè)第353頁(yè)第354頁(yè)第355頁(yè)第356頁(yè)第357頁(yè)第358頁(yè)第359頁(yè)第360頁(yè)第361頁(yè)第362頁(yè)第363頁(yè)第364頁(yè)第365頁(yè)第366頁(yè)
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
26 of 366
8.1.1 Internal One-Clock Mode
In internal one-clock mode (GCR1.CLKMODE=0) the receive direction of each TDM port uses the same clock as
the transmit direction of that port. The transmit formatter and the receive framer are therefore synchronized
together. Since the data received from the LIU receiver or the RDATFn pin is clocked by a different clock (either the
clock recovered by the LIU or the RCLKFn pin) the framer’s receive elastic store must be enabled so that the
difference between clock frequencies is handled by control slips in the elastic store.
Figure 8-2 is a simplified diagram of internal one-clock mode. The CLKCNTLn fields in the FMRTOPISM registers
specify the clock to be used for each port. Choices include any of the TSYSCLKn/ECLKn input pins, any of the LIU
recovered clocks on the RCLKn pins, any of the TDMoP recovered clocks on the TDMn_ACLK pins, or the E1CLK
or T1CLK master clocks from the CLAD1 block. See the ref_clk[n] signal in Figure 6-2. In addition, the SYNCNTLn
fields in the FMRTOPISM registers specify the frame-sync pulse to be used for each port. Each port can be
configured to use any TSYNC out from any active transmit formatter. See the tsync_ref[n] signal in Figure 6-2.
Figure 8-2. Internal One-Clock Mode
Framer port n
TCLKn
TSERn
TSYNCn
TSIGn
RSYSCLKn
RSERn
RSYNCn
RSIGn
TDMoP Block port n
TDMn_ACLK
TDMn_TCLK
TDMn_TX
TDMn_TX_SYNC
TDMn_TX_MF*
TDMn_TSIG
TDMn_RCLK
TDMn_RX
TDMn_RX_SYNC
TDMn_RSIG
TCLKOn
TPOSn
TNEGn
RCLKn
RPOSn
RNEGn
ACLKn
RCLKn
Connected to LIU
TSYNC
TSYNC[8..1]
*Note: The internal signal input "TDMn_TX_MF" is a don't care when configured in framed mode.
SYNCNTL
bits
ECLK[8..1] pin
ACLK[8..1]
RCLK[8..1]
CLKCNTL
bits
E1CLK
T1CLK
8.1.2 Internal Two-Clock Mode
In internal two-clock mode (GCR1.CLKMODE=1) the receive direction and the transmit direction of each TDM port
have separate clocks. In this mode data is clocked all the way through the receive framer by the LIU’s recovered
clock or the RCLKFn signal and therefore the framer’s receive elastic store does not need to be enabled.
Figure 8-3 is a simplified diagram of internal two-clock mode for framed and multiframed applications. The
CLKCNTLn fields in the FMRTOPISM registers specify the clock to be used for the transmit side of each port.
Choices include any of the TSYSCLKn/ECLKn input pins, any of the LIU recovered clocks on the RCLKn pins, any
of the TDMoP recovered clocks on the TDMn_ACLK pins, or the E1CLK or T1CLK master clocks from the CLAD1
block. See the ref_clk[n] signal in Figure 6-2. In addition, the SYNCNTLn fields in the FMRTOPISM registers
specify the frame-sync pulse to used for the transmit side of each port. Each port can be configured to use any
TSYNC out from any active transmit formatter. See the tsync_ref[n] signal in Figure 6-2. On the receive side, the
clock is typically the RCLKn signal for the port as shown in Figure 8-3 while the frame sync signal is the
RF/MSYNCn signal.
If framing is not needed for a particular application, the device can be configured for unframed mode by setting
GCR1.UNFRMMODE=1. In this mode receive frame sync and signaling are squelched between the framer and the
TDMoP block. See Figure 6-2 and the simplified diagram of unframed mode in Figure 8-4 for details.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS34T104GN+ | IC TDM OVER PACKET 484TEBGA |
| DS34T101GN+ | IC TDM OVER PACKET 484TEBGA |
| MIC2211-GOYML TR | IC REG LDO 1.8V/2.9V 10-MLF |
| MIC2211-GJYML TR | IC REG LDO 1.8V/2.5V 10-MLF |
| MIC2211-SGYML TR | IC REG LDO 3.3V/1.8V 10-MLF |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34T108GN+ | 功能描述:以太網(wǎng) IC Octal TDM Over Packet Chip RoHS:否 制造商:Micrel 產(chǎn)品:Ethernet Switches 收發(fā)器數(shù)量:2 數(shù)據(jù)速率:10 Mb/s, 100 Mb/s 電源電壓-最大:1.25 V, 3.45 V 電源電壓-最小:1.15 V, 3.15 V 最大工作溫度:+ 85 C 封裝 / 箱體:QFN-64 封裝:Tray |
| DS35 | 制造商:LUMILEDS 制造商全稱(chēng):LUMILEDS 功能描述:power light source Luxeon Dental |
| DS3500N+ | 制造商:Maxim Integrated Products 功能描述:- Rail/Tube |
| DS3500N+T&R | 制造商:Maxim Integrated Products 功能描述:- Tape and Reel |
| DS3501 | 制造商:MAXIM 制造商全稱(chēng):Maxim Integrated Products 功能描述:High-Voltage, NV, I2C POT with Temp Sensor and Lookup Table |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。