![](http://datasheet.mmic.net.cn/310000/C166SV2_datasheet_16244964/C166SV2_6.png)
User Manual
C166S V2
Table of Contents
Page
User Manual
6
V 1.7, 2001-01
2.5.5
2.6
2.6.1
2.6.2
2.6.3
2.6.4
2.6.5
2.6.6
2.7
2.7.1
2.7.2
2.7.3
2.7.4
2.7.5
2.7.6
2.7.7
2.7.8
2.7.9
2.7.10
2.7.11
2.8
The System Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Constants . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
16-bit Adder/Subtracter, Barrel Shifter, and 16-bit Logic Unit . . . . . . . . 70
Bit Manipulation Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Multiply and Divide Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
The Processor Status Word PSW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Parallel Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Representation of Numbers and Rounding . . . . . . . . . . . . . . . . . . . . . . 79
The 16-bit by 16-bit signed/unsigned Multiplier and Scaler . . . . . . . . . . 80
Concatenation Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
One-bit Scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
The 40-bit Adder/Subtracter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
The Data Limiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
The Accumulator Shifter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
The 40-bit Signed Accumulator Register . . . . . . . . . . . . . . . . . . . . . . . . 82
The Repeat Counter MRW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
The MAC Unit Status Word MSW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
The MAC Unit Control Word MCW . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Dedicated CSFRs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
3
3.1
3.2
3.3
3.3.1
3.3.2
3.3.3
3.3.4
3.4
3.4.1
3.5
3.6
3.6.1
C166S V2 Memory Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Data Organization in Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Internal Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
DPRAM, Internal SRAM, and SFR Areas . . . . . . . . . . . . . . . . . . . . . . . . . 94
Data Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Special Function Register Areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
IO Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
PEC Source and Destination Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . 97
External Memory Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Boot and Debug/Monitor Program Memories . . . . . . . . . . . . . . . . . . . . 98
Crossing Memory Boundaries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
System Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Data Organization in Global General Purpose Registers . . . . . . . . . . 100
4
4.1
4.1.1
4.1.2
4.1.3
4.1.4
Instruction Pipeline
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Instruction Dependencies in Different Pipeline Stages . . . . . . . . . . . . . . 104
The General Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Indirect Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Memory Bandwidth Conflicts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
CPU-SFRs and the Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
5
Interrupt and Exception Handling
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 117