- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19389 > ADSP-2105BP-80 (Analog Devices Inc)IC DSP CONTROLLER 16BIT 68PLCC PDF資料下載
參數(shù)資料
| 型號： | ADSP-2105BP-80 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 26/64頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CONTROLLER 16BIT 68PLCC |
| 標準包裝： | 19 |
| 系列： | ADSP-21xx |
| 類型： | 定點 |
| 接口： | 同步串行端口（SSP） |
| 時鐘速率： | 20MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 3kB |
| 電壓 - 輸入/輸出： | 5.00V |
| 電壓 - 核心： | 5.00V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 供應商設備封裝： | 68-PLCC（24.23x24.23） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
ADSP-21xx
–32–
REV. B
Frequency
13 MHz
13.824 MHz 16.67 MHz
20 MHz
25 MHz
Dependency
Parameter
Min Max Min Max
Min Max
Min Max Min Max Min
Max
Unit
Timing Requirement:
tBH
BR Hold after CLKOUT High
1
24.2
23.1
20
17.5
15
0.25tCK + 5
ns
tBS
BR Setup before CLKOUT Low
1
39.2
38.1
35
32.5
30
0.25tCK + 20
ns
Switching Characteristic:
tSD
CLKOUT High to DMS,
39.2
38.1
35
32.5
30
0.25tCK + 20 ns
PMS, BMS, RD, WR Disable
tSDB DMS, PMS, BMS, RD, WR
00
0
000
ns
Disable to BG Low
tSE
BG High to DMS, PMS,
0
ns
BMS, RD, WR Enable
tSEC DMS, PMS, BMS, RD, WR
9.2
8.1
5
2.5
1.5
2
0.25tCK – 10
2
ns
Enable to CLKOUT High
NOTES
1If BR meets the t
BS and tBH setup/hold requirements, it will be recognized in the current processor cycle; otherwise it is recognized in the following cycle. BR requires
a pulse width greater than 10 ns.
2For 25 MHz only the minimum frequency dependency formula for t
SEC = (0.25tCK – 8.5).
Section 10.2.4, “Bus Request/Grant,” on page 212 of the
ADSP-2100 Family User’s Manual (1st Edition, 1993) states that “When BR is recognized, the processor
responds immediately by asserting BG during the same cycle.” This is incorrect for the current versions of all ADSP-21xx processors: BG is asserted in the cycle after
BR is recognized. No external synchronization circuit is needed when BR is generated as an asynchronous signal.
TIMING PARAMETERS (ADSP-2101/2105/2111/2115/2161/2163)
BUS REQUEST/GRANT
CLKOUT
PMS, DMS
BMS, RD
WR
t
BS
BR
BG
CLKOUT
t
SD
t
SDB
t
SE
t
SEC
t
BH
Figure 31. Bus Request/Grant
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF542MBBCZ-5M | IC DSP 16BIT 533MHZ MDDR 400CBGA |
| ADSP-BF525KBCZ-5C2 | IC DSP CTRLR 16B W/CODEC 289BGA |
| ADSP-21266SKBCZ-2D | IC DSP 32BIT 200MHZ 136-CSPBGA |
| SWS600L-48 | POWER SUPPLY 48V SGL OUTPUT |
| DS75LXU+T&R | IC THERMOMETER/STAT DIG 8-UMAX |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-2105BP-80REEL | 制造商:Analog Devices 功能描述:DSP FIX PT 16BIT 20MHZ 20MIPS - Tape and Reel |
| ADSP-2105BPZ-80 | 功能描述:IC DSP CONTROLLER 16BIT 68PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:ADSP-21xx 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-2105BPZ-80 | 制造商:Analog Devices 功能描述:IC 16-BIT MICROCOMPUTER |
| ADSP-2105BPZ-80RL | 制造商:Analog Devices 功能描述: |
| ADSP-2105KP-40 | 制造商:Analog Devices 功能描述:Digital Signal Processor, 16 Bit, 68 Pin, Plastic, PLCC |
發(fā)布緊急采購，3分鐘左右您將得到回復。