參數(shù)資料
型號(hào): AD9600ABCPZ-150
廠商: Analog Devices Inc
文件頁(yè)數(shù): 3/72頁(yè)
文件大?。?/td> 0K
描述: IC ADC 10BIT 150MSPS 64LFCSP
標(biāo)準(zhǔn)包裝: 1
位數(shù): 10
采樣率(每秒): 150M
數(shù)據(jù)接口: 串行,SPI?
轉(zhuǎn)換器數(shù)目: 2
功率耗散(最大): 890mW
電壓電源: 模擬和數(shù)字
工作溫度: -40°C ~ 85°C
安裝類(lèi)型: 表面貼裝
封裝/外殼: 64-VFQFN 裸露焊盤(pán),CSP
供應(yīng)商設(shè)備封裝: 64-LFCSP-VQ(9x9)
包裝: 托盤(pán)
輸入數(shù)目和類(lèi)型: 4 個(gè)單端,單極;2 個(gè)差分,單極
AD9600
Rev. B | Page 11 of 72
CLK+
DCO–
DCO+
CH A/CH B DATA
N
N + 1
N + 2
N + 3
N + 4
N + 5
N + 6
N + 7
N + 8
N – 12
N – 11
N – 9
N – 8
N – 7
N – 6
N – 5
N – 4
N – 13
CLK–
tCLK
tPD
tCLK
tA
CH A/CH B FAST
DETECT
ABA
BABAB
ABABA
BABA
A
B
N – 10
N – 6
N – 5
N – 3
N – 2
N – 1
N
N + 1
N + 2
N – 7
ABA
BABAB
ABABA
BABA
A
B
N – 4
tDCO
06
90
9-
08
9
Figure 3. LVDS Mode Data and Fast Detect Output Timing (Fast Detect Mode Select Bits = 000)
SYNC
CLK+
tHSYNC
tSSYNC
06
90
9-
0
72
Figure 4. SYNC Input Timing Requirements
CLK+
SMI SCLK/PDWN
SMI SDFS
DATA
SMI SDO/OEB
CLK–
tCSSCLK
tSSCLKSDFS
tSSCLKSDO
06909-
082
Figure 5. Signal Monitor SPORT Output Timing (Divide-by-2 Mode)
相關(guān)PDF資料
PDF描述
AD9608BCPZRL7-125 IC ADC 10BIT 125MSPS 64LFCSP
AD9609BCPZRL7-80 IC ADC 10BIT SRL/SPI 80M 32LFCSP
AD9613BCPZ-170 IC ADC 12BIT SRL 170MSPS 64LFCSP
AD9627ABCPZ-125 IC ADC 12BIT 1255MSPS 64LFCSP
AD9627ABCPZ11-150 IC ADC 11BIT 150MSPS 64LFCSP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9600BCPZ-105 制造商:Analog Devices 功能描述:ADC Dual Pipelined 105Msps 10-bit Parallel/LVDS 64-Pin LFCSP EP
AD9600BCPZ-125 制造商:Analog Devices 功能描述:ADC Dual Pipelined 125Msps 10-bit Parallel/LVDS 64-Pin LFCSP EP
AD9600BCPZ-150 制造商:Analog Devices 功能描述:
AD9601 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:10-Bit, 200 MSPS/250 MSPS 1.8 V Analog-to-Digital Converter
AD9601-250EBZ 功能描述:數(shù)據(jù)轉(zhuǎn)換 IC 開(kāi)發(fā)工具 10-Bit 250 Msps LowPwr CMOS ADC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Demonstration Kits 類(lèi)型:ADC 工具用于評(píng)估:ADS130E08 接口類(lèi)型:SPI 工作電源電壓:- 6 V to + 6 V