- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16836 > AD9549A/PCBZ (Analog Devices Inc)BOARD EVALUATION FOR AD9549A PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9549A/PCBZ |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 48/76頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVALUATION FOR AD9549A |
| 設(shè)計(jì)資源： | AD9549 Schematics AD9549 Gerber Files |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | 計(jì)時(shí)，時(shí)鐘發(fā)生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD9549A |
| 主要屬性： | 8 kHz ~ 750 MHz 輸入 |
| 次要屬性： | 差分輸出 |
| 已供物品： | 板 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)當(dāng)前第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)
AD9549
Rev. D | Page 52 of 76
Addr
(Hex)
Type1
Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
BIt 2
Bit 1
Bit 0
Default
(Hex)
Calibration (user-accessible trim)
0x0400
K-divider
K-divider, Bits[15:0]
0x01
0x0401
0x00
0x0402
M
CPFD gain
CPFD gain scale, Bits[2:0]
0x00
0x0403
M
CPFD gain, Bits[5:0]
0x20
0x0404
FPFD gain
FPFD gain, Bits[7:0]
0xC8
0x0405
Reserved
0x0406
RO
Part
version
Part
version
Part
version
Reserved
0x00 or
0x40
0x0407
Reserved
0x0408
0x0409
M
PFD offset
DPLL phase offset, Bits[7:0]
0x00
0x040A
M
DPLL phase offset, Bits[13:8]
0x00
0x040B
DAC
full-scale
current
DAC full-scale current, Bits[7:0]
0xFF
0x040C
DAC full-scale current,
Bits[9:8]
0x01
0x040D
Reserved
0x040E
Reserved
0x10
0x040F
Reference
bias level
DC input level, Bits[1:0]
0x00
0x0410
Reserved
Harmonic spur reduction
0x0500
M
Spur A
HSR-A
enable
Amplitude
gain × 2
Reserved
Spur A harmonic, Bits[3:0]
0x00
0x0501
M
Spur A magnitude, Bits[7:0]
0x00
0x0502
M
0x00
0x0503
M
Spur A phase, Bits[7:0]
0x00
0x0504
M
Spur A
phase,
Bit 8
0x00
0x0505
M
Spur B
HSR-B
enable
Amplitude
gain × 2
Reserved
Spur B harmonic[3:0]
0x00
0x0506
M
Spur B magnitude, Bits[7:0]
0x00
0x0507
M
0x00
0x0508
M
Spur B phase, Bits[7:0]
0x00
0x0509
M
Spur B
phase,
Bit 8
0x00
1 Types of registers: RO = read-only, AC = autoclear, M = mirrored (also called buffered). A mirrored register needs an I/O update for the new value to take effect.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ESC05DRTS-S734 | CONN EDGECARD 10POS DIP .100 SLD |
| MAX6250BEPA+ | IC VREF SERIES BURIED ZNR 8-PDIP |
| MAX6133A30+T | IC VREF SERIES PREC 3V 8-UMAX |
| MAX6133A41+T | IC VREF SERIES PREC 4.096V 8UMAX |
| MAX6133A50+T | IC VREF SERIES PREC 5V 8-UMAX |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9549BCPZ | 制造商:Analog Devices 功能描述: |
| AD9549BCPZ-REEL7 | 制造商:Analog Devices 功能描述:PLL CLOCK SYNTHESIZER SGL 64LFCSP EP - Tape and Reel |
| AD9549BCPZ-TR | 制造商:Analog Devices 功能描述:650MHZ DDS CLK GEN W/SYNCH REEL - Tape and Reel |
| AD9549XCPZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer |
| AD9550 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Integer-N Clock Translator for Wireline Communications |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。