參數(shù)資料
型號(hào)： A1460A-CQ196E
元件分類： FPGA
英文描述： FPGA, 848 CLBS, 6000 GATES, 85 MHz, CQFP196
封裝： CAVITY-UP, CERAMIC, QFP-196
文件頁(yè)數(shù)： 28/98頁(yè)
文件大?。?/td> 2005K
代理商： A1460A-CQ196E
34
A1 28 0XL Ti m i ng Cha r act e r i s t i cs (continued)
(W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter Description
Min.
Max.
Min.
Max.
Units
Input Module Propagation Delays
tINYH
Pad to Y High
1.5
1.7
ns
tINYL
Pad to Y Low
1.7
2.1
ns
tINGH
G to Y High
2.8
3.3
ns
tINGL
G to Y Low
3.7
4.3
ns
Input Module Predicted Routing Delays1
tRD1
FO=1 Routing Delay
4.6
5.3
ns
tRD2
FO=2 Routing Delay
5.2
6.1
ns
tRD3
FO=3 Routing Delay
5.5
6.5
ns
tRD4
FO=4 Routing Delay
6.4
7.5
ns
tRD8
FO=8 Routing Delay
9.2
10.8
ns
Global Clock Network
tCKH
Input Low to High
FO = 32
FO = 384
7.1
8.0
8.4
9.5
ns
tCKL
Input High to Low
FO = 32
FO = 384
7.0
8.0
8.3
9.5
ns
tPWH
Minimum Pulse Width High
FO = 32
FO = 384
4.3
4.8
5.3
5.7
ns
tPWL
Minimum Pulse Width Low
FO = 32
FO = 384
4.3
4.8
5.3
5.7
ns
tCKSW
Maximum Skew
FO = 32
FO = 384
1.1
1.2
ns
tSUEXT
Input Latch External Setup
FO = 32
FO = 384
0.0
ns
tHEXT
Input Latch External Hold
FO = 32
FO = 384
3.6
4.6
4.2
5.3
ns
tP
Minimum Period
FO = 32
FO = 384
9.1
9.8
10.7
11.8
ns
fMAX
Maximum Frequency
FO = 32
FO = 384
110
100
90
85
MHz
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is based
on actual routing delay measurements performed on the device prior to shipment. Optimization techniques may further reduce delays by 0
to 4 ns.
相關(guān)PDF資料
PDF描述
A1460A-PG207E FPGA, 848 CLBS, 6000 GATES, 85 MHz, CPGA207
A1280A-CQ172E FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172
A1415A-1PL84B FPGA, 200 CLBS, 1500 GATES, 110 MHz, PQCC84
A1425A-STDCQ132B FPGA, 310 CLBS, 7500 GATES, 100 MHz, CQFP132
A1425A-STDCQ132C FPGA, 310 CLBS, 7500 GATES, CQFP132
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A1460A-CQ196M 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 100MHz 0.8um Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 6K GATES 848 CELLS 100MHZ 0.8UM 5V 196CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 6K GATES 196-CQFP MIL
A1460A-PG207B 功能描述:IC FPGA 6K GATES 207-CPGA MIL RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:ACT™ 3 標(biāo)準(zhǔn)包裝:1 系列:ProASICPLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):129024 輸入/輸出數(shù):248 門數(shù):600000 電源電壓:2.3 V ~ 2.7 V 安裝類型:表面貼裝 工作溫度:- 封裝/外殼:352-BFCQFP，帶拉桿 供應(yīng)商設(shè)備封裝:352-CQFP（75x75）
A1460A-PG207C 功能描述:IC FPGA 6K GATES 207-CPGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:ACT™ 3 標(biāo)準(zhǔn)包裝:1 系列:ProASICPLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):129024 輸入/輸出數(shù):248 門數(shù):600000 電源電壓:2.3 V ~ 2.7 V 安裝類型:表面貼裝 工作溫度:- 封裝/外殼:352-BFCQFP，帶拉桿 供應(yīng)商設(shè)備封裝:352-CQFP（75x75）
A1460A-PG207M 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 6K GATES 848 CELLS 100MHZ 0.8UM 5V 207CPGA - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 6K GATES 207-CPGA MIL
A1460A-PQ160C 功能描述:IC FPGA 6K GATES 160-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:ACT™ 3 標(biāo)準(zhǔn)包裝:1 系列:ProASICPLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):129024 輸入/輸出數(shù):248 門數(shù):600000 電源電壓:2.3 V ~ 2.7 V 安裝類型:表面貼裝 工作溫度:- 封裝/外殼:352-BFCQFP，帶拉桿 供應(yīng)商設(shè)備封裝:352-CQFP（75x75）
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*