- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄156848 > 514NCCXXXXXXBAGR (SILICON LABORATORIES) 125 MHz, OTHER CLOCK GENERATOR, PDSO6 PDF資料下載
參數(shù)資料
| 型號： | 514NCCXXXXXXBAGR |
| 廠商： | SILICON LABORATORIES |
| 元件分類： | 時鐘產(chǎn)生/分配 |
| 英文描述： | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 封裝： | 3.20 X 5 MM, ROHS COMPLIANT PACKAGE-6 |
| 文件頁數(shù)： | 17/32頁 |
| 文件大?。?/td> | 267K |
| 代理商： | 514NCCXXXXXXBAGR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
Si514
24
Preliminary Rev. 0.9
5. Pin Descriptions
5.1. Dual CMOS (1:2 Fanout Buffer)
Dual CMOS output format ordering options support either complementary or in-phase output signals. This feature
enables replacement of multiple XOs with a single Si514 device.
Figure 7. Integrated 1:2 CMOS Buffer Supports Complementary or In-Phase Outputs
Table 12. Si514 Pin Descriptions
Pin
Name
Function
1
SDA
I2C Serial Data.
2
SCL
I2C Serial Clock.
3
GND
Electrical and Case Ground.
4
CLK+
Clock Output.
5
CLK-
Complementary clock output (LVPECL, LVDS, HCSL, and
Complementary dual CMOS formats).
Clock output for in-phase dual CMOS format.
No connect (N/C) for single-ended CMOS format.
6
VDD
Power Supply Voltage.
1
2
3
6
5
4
GND
SCL
VDD
CLK+
CLK–
SDA
~
Complementary
Outputs
In-Phase
Outputs
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 514PAAXXXXXXAAGR | 250 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514PAAXXXXXXBAGR | 250 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514PACXXXXXXAAGR | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514PACXXXXXXAAG | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514PACXXXXXXBAG | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 514P103212P | 制造商: 功能描述: 制造商:80205 功能描述: |
| 514P1032-12P | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 514P1032-14P | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 514P1032-8 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 514P1032-8B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。