- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4212 > XCV405E-8BG560C (Xilinx Inc)IC FPGA 1.8V C-TEMP 560-MBGA PDF資料下載
參數(shù)資料
| 型號： | XCV405E-8BG560C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 78/118頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1.8V C-TEMP 560-MBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標準包裝： | 1 |
| 系列： | Virtex®-E EM |
| LAB/CLB數(shù)： | 2400 |
| 邏輯元件/單元數(shù)： | 10800 |
| RAM 位總計： | 573440 |
| 輸入/輸出數(shù)： | 404 |
| 門數(shù)： | 129600 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 560-LBGA，金屬 |
| 供應商設(shè)備封裝： | 560-MBGA（42.5x42.5） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
Module 3 of 4
DS025-3 (v3.0) March 21, 2014
6
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
IOB Input Switching Characteristics Standard Adjustments
I
Speed Grade(1)
Units
Description
Symbol
Standard
Min
-8
-7
-6
Data Input Delay Adjustments
Standard-specific data input delay
adjustments
TILVTTL
LVTTL
0.00.0
ns
TILVCMOS2
LVCMOS2
–0.02
0.0
ns
TILVCMOS18
LVCMOS18
–0.02
+0.20
ns
TILVDS
LVDS
0.00
+0.15
ns
TILVPECL
LVPECL
0.00
+0.15
ns
TIPCI33_3
PCI, 33 MHz, 3.3 V
–0.05
+0.08
ns
TIPCI66_3
PCI, 66 MHz, 3.3 V
–0.05
–0.11
ns
TIGTL
GTL
+0.10
+0.14
ns
TIGTLPLUS
GTL+
+0.06
+0.14
ns
TIHSTL
HSTL
+0.02
+0.04
ns
TISSTL2
SSTL2
–0.04
+0.04
ns
TISSTL3
SSTL3
–0.02
+0.04
ns
TICTT
CTT
+0.01
+0.10
ns
TIAGP
AGP
–0.03
+0.04
ns
Notes:
1.
Input timing i for LVTTL is measured at 1.4 V. For other I/O standards, see Table 3.
Figure 1: Virtex-E Input/Output Block (IOB)
OBUFT
IBUF
Vref
ds022_02_091300
SR
CLK
ICE
OCE
O
I
IQ
T
TCE
D
CE
Q
SR
D
CE
Q
SR
D
CE
Q
SR
PAD
Programmable
Delay
Weak
Keeper
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCV405E-7BG560I | IC FPGA 1.8V 560-MBGA |
| XC4VLX80-10FF1148I | IC FPGA VIRTEX-4LX 1148FFBGA |
| XC4VLX80-11FFG1148C | IC FPGA VIRTEX-4 LX 80K 1148FBGA |
| XC4VLX80-10FFG1148I | IC FPGA VIRTEX-4 LX 80K 1148FBGA |
| XCV600E-8FG900C | IC FPGA 1.8V C-TEMP 900-FBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV405E-8BG560I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Extended Memory Field Programmable Gate Arrays |
| XCV405E-8BG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV405E-8BG676I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV405E-8BG900C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV405E-8BG900I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復。