- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4294 > XC2S50E-6TQG144C (Xilinx Inc)IC SPARTAN-IIE FPGA 50K 144-TQFP PDF資料下載
參數(shù)資料
| 型號： | XC2S50E-6TQG144C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 42/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SPARTAN-IIE FPGA 50K 144-TQFP |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標準包裝： | 60 |
| 系列： | Spartan®-IIE |
| LAB/CLB數(shù)： | 384 |
| 邏輯元件/單元數(shù)： | 1728 |
| RAM 位總計： | 32768 |
| 輸入/輸出數(shù)： | 102 |
| 門數(shù)： | 50000 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-TQFP（20x20） |
| 其它名稱： | 122-1331 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
DS077-3 (v3.0) August 9, 2013
39
Product Specification
Spartan-IIE FPGA Family: DC and Switching Characteristics
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
IOB Output Switching Characteristics
Output delays terminating at a pad are specified for LVTTL with 12 mA drive and fast slew rate. For other standards, adjust
the delays with the values shown in IOB Output Delay Adjustments for Different Standards(1), page 40.
Symbol
Description
Speed Grade
Units
-7
-6
Min
Max
Min
Max
Propagation Delays
TIOOP
O input to pad
1.0
2.7
1.0
2.9
ns
TIOOLP
O input to pad via transparent latch
1.2
3.1
1.2
3.4
ns
3-state Delays
TIOTHZ
T input to pad high impedance(1)
0.7
1.7
0.7
1.9
ns
TIOTON
T input to valid data on pad
1.1
2.9
1.1
3.1
ns
TIOTLPHZ
T input to pad high impedance via transparent latch(1)
0.8
2.0
0.8
2.2
ns
TIOTLPON
T input to valid data on pad via transparent latch
1.2
3.2
1.2
3.4
ns
TGTS
GTS to pad high impedance(1)
1.9
4.6
1.9
4.9
ns
Sequential Delays
TIOCKP
Clock CLK to pad
0.9
2.8
0.9
2.9
ns
TIOCKHZ
Clock CLK to pad high impedance (synchronous)(1)
0.7
2.0
0.7
2.2
ns
TIOCKON
Clock CLK to valid data on pad (synchronous)
1.1
3.2
1.1
3.4
ns
Setup/Hold Times with Respect to Clock CLK
TIOOCK / TIOCKO
O input
1.0 / 0
-
1.1 / 0
-
ns
TIOOCECK / TIOCKOCE OCE input
0.7 / 0
-
0.7 / 0
-
ns
TIOSRCKO / TIOCKOSR SR input (OFF)
0.9 / 0
-
1.0 / 0
-
ns
TIOTCK / TIOCKT
3-state setup times, T input
0.6 / 0
-
0.7 / 0
-
ns
TIOTCECK / TIOCKTCE 3-state setup times, TCE input
0.6 / 0
-
0.8 / 0
-
ns
TIOSRCKT / TIOCKTSR 3-state setup times, SR input (TFF)
0.9 / 0
-
1.0 / 0
-
ns
Set/Reset Delays
TIOSRP
SR input to pad (asynchronous)
1.2
3.3
1.2
3.5
ns
TIOSRHZ
SR input to pad high impedance (asynchronous)(1)
1.0
2.4
1.0
2.7
ns
TIOSRON
SR input to valid data on pad (asynchronous)
1.4
3.7
1.4
3.9
ns
TIOGSRQ
GSR to pad
3.8
8.5
3.8
9.7
ns
Notes:
1.
Three-state turn-off delays should not be adjusted.
相關PDF資料 |
PDF描述 |
|---|---|
| XC2S50E-6TQ144C | IC FPGA 1.8V 384 CLB'S 144-TQFP |
| XC3S200A-5VQG100C | IC FPGA SPARTAN-3A 200K 100-VQFP |
| ACB50DHBD | CONN EDGECARD 100PS R/A .050 DIP |
| AMM25DSAN | CONN EDGECARD 50POS R/A .156 SLD |
| AMM25DSAH | CONN EDGECARD 50POS R/A .156 SLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC2S50E-6TQG144I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S50E-7FG456C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
| XC2S50E-7FG456I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
| XC2S50E-7FG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S50E-7FG676I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。