參數(shù)資料
型號: UPD70F3201YGC-YEU-A
廠商: Renesas Electronics America
文件頁數(shù): 57/235頁
文件大?。?/td> 0K
描述: MCU 32BIT I2C 100TQFP
標(biāo)準(zhǔn)包裝: 200
系列: V850ES/Sx2
核心處理器: V850ES
芯體尺寸: 32-位
速度: 20MHz
連通性: CSI,EBI/EMI,I²C,UART/USART
外圍設(shè)備: DMA,PWM,WDT
輸入/輸出數(shù): 68
程序存儲器容量: 256KB(256K x 8)
程序存儲器類型: 閃存
RAM 容量: 16K x 8
電壓 - 電源 (Vcc/Vdd): 2.2 V ~ 2.7 V
數(shù)據(jù)轉(zhuǎn)換器: A/D 12x10b; D/A 2x8b
振蕩器型: 外部
工作溫度: -40°C ~ 85°C
封裝/外殼: 100-TQFP
包裝: 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當(dāng)前第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁
User’s Manual U15905EJ2V1UD
13
16.7 Transfer Object .......................................................................................................................420
16.7.1
Transfer type and transfer object .............................................................................................. 420
16.7.2
External bus cycles during DMA transfer (two-cycle transfer) ................................................... 420
16.8 DMA Channel Priorities .........................................................................................................421
16.9 DMA Transfer Start Factors ..................................................................................................421
16.10 DMA Transfer End ..................................................................................................................421
16.10.1 DMA transfer end interrupt ........................................................................................................ 421
16.10.2 Terminal count output upon DMA transfer end.......................................................................... 421
16.11 Precautions .............................................................................................................................422
16.11.1 Interrupt factors ......................................................................................................................... 424
CHAPTER 17 INTERRUPT/EXCEPTION PROCESSING FUNCTION ...............................................425
17.1 Features...................................................................................................................................425
17.2 Non-Maskable Interrupts .......................................................................................................428
17.2.1
Operation .................................................................................................................................. 430
17.2.2
Restore...................................................................................................................................... 431
17.2.3
NP flag ...................................................................................................................................... 432
17.3 Maskable Interrupts ...............................................................................................................433
17.3.1
Operation .................................................................................................................................. 433
17.3.2
Restore...................................................................................................................................... 435
17.3.3
Priorities of maskable interrupts ................................................................................................ 436
17.3.4
Interrupt control register (xxICn)................................................................................................ 440
17.3.5
Interrupt mask registers 0 to 2 (IMR0 to IMR2) ......................................................................... 442
17.3.6
In-service priority register (ISPR) .............................................................................................. 443
17.3.7
ID flag........................................................................................................................................ 443
17.3.8
Watchdog timer mode register (WDTM).................................................................................... 444
17.4 Noise Elimination at External Interrupt Request Input Pins ..............................................445
17.4.1
Edge detection function of external interrupt request input pins ................................................ 445
17.5 Software Exception ................................................................................................................448
17.5.1
Operation .................................................................................................................................. 448
17.5.2
Restore...................................................................................................................................... 449
17.5.3
EP flag ...................................................................................................................................... 450
17.6 Exception Trap .......................................................................................................................451
17.6.1
Illegal opcode definition............................................................................................................. 451
17.6.2
Debug trap ................................................................................................................................ 453
17.7 Interrupt Acknowledge Time of CPU....................................................................................455
17.8 Periods in Which Interrupts Are Not Acknowledged by CPU............................................456
CHAPTER 18 STANDBY FUNCTION...................................................................................................457
18.1 Overview..................................................................................................................................457
18.2 HALT Mode..............................................................................................................................460
18.2.1
Setting and operation status...................................................................................................... 460
18.2.2
Releasing HALT mode .............................................................................................................. 460
18.3 IDLE Mode ...............................................................................................................................462
相關(guān)PDF資料
PDF描述
UPD70F3452GC-UBT-A MCU 32BIT 256KB FLASH 80LQFP
UPD70F3714GC-8BS-A MCU 32BIT V850ES/LX2 64-LQFP
UPD70F3757GJ-GAE-AX MCU 32BIT V850ES/HX3 144-LQFP
UPD720101GJ-UEN-A HOST CTLR USB 2.0 144-LQFP
UPD720102F1-CA7-A IC HOST CTLR USB2.0 3-PORT BGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD70F3204 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS
UPD70F3204F1-EA6 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS
UPD70F3204F1-EA6-A 制造商:Renesas Electronics Corporation 功能描述:
UPD70F3204Y 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS
UPD70F3204YF1-EA6 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS