參數(shù)資料
型號(hào)： UPD161401W
廠商： NEC Corp.
英文描述： 256-COLOR, 1/80-DUTY LCD CONTROLLER/DRIVER WITH ON-CHIP RAM
中文描述： 256色，1/80-DUTY LCD控制器/驅(qū)動(dòng)器，片內(nèi)RAM
文件頁(yè)數(shù)： 35/124頁(yè)
文件大?。?/td> 647K
代理商： UPD161401W
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)當(dāng)前第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)
Data Sheet S15726EJ2V0DS
35
μ
PD161401
5.5 Display Timing Generator
The display timing generator generates timing signals for the line address circuit and display data latch circuit, from
the display clock. The display data is latched to the display data latch circuit in synchronization with the display clock
and output to the segment driver output pins. The display data can be read completely independently of the access to
the display data RAM by the CPU. Therefore, even if the display data RAM is asynchronously accessed, no adverse
effect, such as flickering, occurs on the LCD.
The internal common timing, LCD AC signal (FR), and frame synchronization signal (FR
SYNC
) are generated by the
display clock. A driver waveform in the frame AC driving mode shown in
Figure 5
14
is generated for the LCD driver
circuit.
When the
μ
PD161401 is used in a multi-chip configuration, the display timing signals for the slave chip (FR and
FR
SYNC
) must be supplied from the master chip.
Table 5
11. Relationship between FR, FR
SYNC
, and Operation Mode
Operation Mode
FR
FR
SYNC
Master (M,/S = H)
Output
Output
Slave (M,/S = L)
Input
Input
相關(guān)PDF資料
PDF描述
UPD16311GC-AB6 1/8- to 1/16-DUTY FIPTM VFD CONTROLLER/DRIVER
UPD16311 1/8- to 1/16-DUTY FIPTM VFD CONTROLLER/DRIVER
UPD16326GB-3B4 32-BIT FLUORESCENT DISPLAY TUBE DRIVER
UPD16326 32-BIT FLUORESCENT DISPLAY TUBE DRIVER
UPD16334 96-Bit AC-PDP DRIVER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD161602A 制造商:NEC 制造商全稱(chēng):NEC 功能描述:360/396-OUTPUT TFT-LCD SOURCE DRIVER
UPD161602AP 制造商:NEC 制造商全稱(chēng):NEC 功能描述:360/396-OUTPUT TFT-LCD SOURCE DRIVER
UPD161602B 制造商:NEC 制造商全稱(chēng):NEC 功能描述:360/396-OUTPUT TFT-LCD SOURCE DRIVER
UPD161602BP 制造商:NEC 制造商全稱(chēng):NEC 功能描述:360/396-OUTPUT TFT-LCD SOURCE DRIVER
UPD161620 制造商:NEC 制造商全稱(chēng):NEC 功能描述:432 OUTPUT TFT-LCD SOURCE DRIVER WITH RAM
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*