
STD80/STDM80
3-426
SEC ASIC
LD5X4/LD5XD2
4-Bit D Latch with Active Low, 1X/2X Drive
Switching Characteristics
(Typical process, 25
°
C, 3.3V, t
R
/t
F
= 0.39ns, SL: Standard Load)
STDM80 LD5X4D2
(Continued)
Path
Parameter
Delay [ns]
SL = 2
Delay Equations [ns]
Group1*
0.77 + 0.019*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.21 + 0.019*SL
1.54 + 0.026*SL
0.13 + 0.032*SL
0.12 + 0.040*SL
0.77 + 0.019*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.21 + 0.018*SL
1.55 + 0.025*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
0.77 + 0.018*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.21 + 0.019*SL
1.54 + 0.025*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
0.77 + 0.019*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.21 + 0.019*SL
1.54 + 0.026*SL
0.13 + 0.032*SL
0.12 + 0.040*SL
0.69 + 0.024*SL
0.57 + 0.031*SL
0.14 + 0.033*SL
0.13 + 0.041*SL
1.25 + 0.024*SL
1.01 + 0.031*SL
0.14 + 0.033*SL
0.13 + 0.040*SL
Group2*
0.77 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
1.21 + 0.017*SL
1.55 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
1.21 + 0.017*SL
1.55 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
1.22 + 0.017*SL
1.55 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
0.77 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
1.21 + 0.017*SL
1.55 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
0.70 + 0.020*SL
0.59 + 0.026*SL
0.14 + 0.033*SL
0.14 + 0.039*SL
1.26 + 0.020*SL
1.03 + 0.026*SL
0.14 + 0.033*SL
0.14 + 0.039*SL
Group3*
0.78 + 0.017*SL
1.01 + 0.021*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.22 + 0.017*SL
1.56 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.01 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.22 + 0.017*SL
1.56 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.01 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.22 + 0.017*SL
1.56 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.00 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.22 + 0.017*SL
1.56 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.72 + 0.018*SL
0.61 + 0.023*SL
0.14 + 0.034*SL
0.14 + 0.038*SL
1.28 + 0.018*SL
1.04 + 0.023*SL
0.14 + 0.034*SL
0.14 + 0.038*SL
D0 to Q0
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
0.81
1.04
0.19
0.20
1.24
1.60
0.19
0.20
0.81
1.04
0.19
0.20
1.25
1.60
0.19
0.20
0.81
1.04
0.19
0.20
1.25
1.60
0.19
0.20
0.81
1.04
0.19
0.20
1.24
1.60
0.19
0.20
0.74
0.63
0.21
0.21
1.30
1.07
0.21
0.21
GN to Q0
D1 to Q1
GN to Q1
D2 to Q2
GN to Q2
D3 to Q3
GN to Q3
D0 to QN0
GN to QN0
*Group1 : SL < 3, *Group2 : 3 =
<