- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299943 > ST52513G2 MAX 7000 CPLD 512 MC 256-BGA PDF資料下載
參數(shù)資料
| 型號： | ST52513G2 |
| 英文描述： | MAX 7000 CPLD 512 MC 256-BGA |
| 中文描述： | 8位重癥監(jiān)護(hù)病房，10位ADC。兩個定時器/脈寬調(diào)制。 I2C總線。的SPI。脊髓損傷。提供了8K閃存 |
| 文件頁數(shù)： | 59/106頁 |
| 文件大?。?/td> | 1355K |
| 代理商： | ST52513G2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當(dāng)前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
56/106
8.6.1 Configuration Registers.
Port A Pull-Up Register (PORT_A_PULLUP)
Configuration Register 24 (018h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-0: PUA7-0 Port A pull-up (see Table 8.1)
0: Port A pin without pull-up
1: Port A pin with pull-up
Port A Option Register (PORT_A_OR)
Configuration Register 25 (019h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-0: ORA7-0 Port A option (see Table 8.1)
Port A Data Direction Register (PORT_A_DDR)
Configuration Register 26 (01Ah) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-0: DDRA7-0 Port A direction (see Table 8.1)
0: Port A pin configured as input
1: Port A pin configured as output
Port A Alternate Function (PORT_A_AF)
Configuration Register 27 (01Bh) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7: AFA7 Alternate Function PA7
0: Digital I/O
1: INT
Bit 6: AFA6 Alternate Function PA6
0: Digital I/O
1: T0OUT
Bit 5: AFA5 Alternate Function PA5
0: Digital I/O
1: TCLK, TX
Bit 4: AFA4 Alternate Function PA4
0: Digital I/O
1: TSTRT
Bit 3: AFA3 Alternate Function PA3
0: Digital I/O
1: RX
Bit 2: AFA2 Alternate Function PA2
0: Digital I/O
1: T1OUT
Bit 1: AFA1 Alternate Function PA1
0: Digital I/O
1: SDA
Bit 0: AFA0 Alternate Function PA0
0: Digital I/O
1: SCL
70
PUA7
PUA6
PUA5
PUA4
PUA3
PUA2
PUA1
PUA0
70
ORA7
ORA6
ORA5
ORA4
ORA3
ORA2
ORA1
ORA0
70
DDRA7
DDRA6
DDRA5
DDRA4
DDRA3
DDRA2
DDRA1
DDRA0
70
AFA7
AFA6
AFA5
AFA4
AFA3
AFA2
AFA1
AFA0
Table 8.1 Pin mode configuration
MODE
PU
OR
DDR
Input high impedance
0
Input with pull-up
1
0
Interrupt without pull-up
0
1
0
Interrupt with pull-up
1
0
Output push-pull
0
1
Output with pull-up
1
0
1
Output open drain
0
1
Output weak pull-up
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST52513G3 | MAX 7000 CPLD 512 MC 256-FBGA |
| ST52513K2 | MAX 3000A CPLD 32 MC 44-PLCC |
| ST52513K3 | MAX 3000A CPLD 64 MC 100-TQFP |
| ST52513Y2 | MAX 3000A CPLD 256 MC 256-FBGA |
| ST52513Y3 | MAX II CPLD 570 LE 256-FBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST52513G3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513K2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513K3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。