- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299943 > ST52513G2 MAX 7000 CPLD 512 MC 256-BGA PDF資料下載
參數(shù)資料
| 型號： | ST52513G2 |
| 英文描述： | MAX 7000 CPLD 512 MC 256-BGA |
| 中文描述： | 8位重癥監(jiān)護(hù)病房，10位ADC。兩個定時器/脈寬調(diào)制。 I2C總線。的SPI。脊髓損傷。提供了8K閃存 |
| 文件頁數(shù)： | 51/106頁 |
| 文件大?。?/td> | 1355K |
| 代理商： | ST52513G2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
49/106
Internal Oscillator Calibration (OSC_SET)
Option Byte 2 (02h)
Reset Value: 0000 0000 (00h)
Bit 7-6: Not Used
Bit 5-0: OSPAR5-0 Internal Oscillator Parameters
These bits are used in order to calibrate the
precision of the internal oscillator working
at 10 MHz. The six bits enable some
current generators with steps of 0.05
A
corresponding to interval of frequency of
100KHz.
Warning:
the
maximum
configuration
value
allowed for oscillator parameters OSPAR5:0 is
101000 (40). The value corresponding to the 10
MHz by design is 010100 (20).
PLVD & PDR Setup Register (PLVD_SET)
Option Byte 3 (03h)
Reset Value: 0000 0000 (00h)
Bit 7: PDREN Power Down Reset Enable
0: PDR disabled
1: PDR enabled
Bit 6-3: Not Used
Bit 2: PLVDSEL PLVD Action selection
0: PLVD generates a Reset
1: PLVD generates a Interrupt
Bit 1-0: PLVDR1-0 PLVD detection levels for reset
00: PLVD disabled
01: Lowest detection level
10: Medium detection level
11: Highest detection level
Remark: The PLVDR1-0 bits are used only if the
PLVD has been configured to generate a reset
(PVDSEL=0), otherwise the PLVDI1-0 of the
PLVD_CR configuration register are used (see
above)
Wake-Up Time Prescaler (WAKEUP)
Option Byte 7 (07h)
Reset Value: 0000 0000 (00h)
Bit 7-0: WK7-0 Wake-up prescaler
This byte determinates the time delay for
the stabilization of the oscillator after an
External Reset or a POR and after the
wake-up from Halt. The time delay is
computed
according
to
the
following
formula:
Warning: If the internal clock is used as clock
source the prescaler is not used.
6.6.3 Input Registers.
IAP Status Register (IAP_SR)
Input Register 40 (028h) Read only
Reset Value: 0000 0000 (00h)
Bit 7: PLVDST PLVD Status Register
0: Vdd below the current PLVD threshold
1: Vdd above the current PLVD threshold
Bit 6-2: Not used
Bit 1-0: See EEPROM Input Register paragraph
70
-
OSPAR5 OSPAR4 OSPAR3 OSPAR2 OSPAR1 OSPAR0
70
PDREN
-
PLVDSEL PLVDR1 PLVDR0
70
WK7
WK6
WK5
WK4
WK3
WK2
WK1
WK0
70
PLVDST
-
PRTCD
ABRT
Delay
128
WAKEUP
1
+
() Tclk
×
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST52513G3 | MAX 7000 CPLD 512 MC 256-FBGA |
| ST52513K2 | MAX 3000A CPLD 32 MC 44-PLCC |
| ST52513K3 | MAX 3000A CPLD 64 MC 100-TQFP |
| ST52513Y2 | MAX 3000A CPLD 256 MC 256-FBGA |
| ST52513Y3 | MAX II CPLD 570 LE 256-FBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST52513G3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513K2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513K3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。