- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299943 > ST52501LF2 MAX 7000 CPLD 128 MC 100-TQFP PDF資料下載
參數(shù)資料
| 型號： | ST52501LF2 |
| 英文描述： | MAX 7000 CPLD 128 MC 100-TQFP |
| 中文描述： | 8位紅外驅(qū)動重癥監(jiān)護(hù)病房。定時器/脈寬調(diào)制。 I2C總線。的SPI。脊髓損傷。低電壓 |
| 文件頁數(shù)： | 50/106頁 |
| 文件大?。?/td> | 1355K |
| 代理商： | ST52501LF2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
48/106
6.6.2 Option Bytes.
Clock Mode (OSC_CR)
Option Byte 0 (00h)
Reset Value: 0000 0000 (00h)
Bit 7-4: Not used
Bit 3-2: OSPR1-0 Internal Oscillator Prescaler
00: Internal Clock frequency = 10 MHz
01: Internal Clock frequency = 5 MHz
10: Internal Clock frequency = 2.5 MHz
11: Internal Clock frequency = 1.25 MHz
Bit 1-0: CKMOD1-0 Clock Mode
00: Internal Oscillator
01: External Clock or quartz
1x: External RC oscillator
External Clock Parameters (CLK_SET)
Option Byte 1 (01h)
Reset Value: 0000 0000 (00h)
Bit 7-3: Not Used
Bit 2-0: CKPAR2-0 Oscillator Gains
These three bits enable/disable the loop
gains when a external clock or quartz are
used
for
generating
the
clock.
The
following table describes the possible
configuration options. Table 6.2 illustrates
the recommended values for the most
common frequencies used, time to start the
oscillations and the settling time to have a
duty cycle of 40%-60% (at steady state it is
50%).
Warning: If an External Clock is used instead of a
quartz or ceramic resonator, it is recommended
that no gain be enabled (CKPAR2-0=000) in order
to lower the current consumption.
70
-
OSPR1
OSPR0 CKMOD1 CKMOD0
70
-
CKPAR2 CKPAR1 CKPAR0
CKPAR2-0
Enabled Gain Stages
000
No Gains (External Clock Mode)
001
1 gain stage enabled
010
2 gain stage enabled
011
3 gain stage enabled
100
4 gain stage enabled
101
5 gain stage enabled
110
6 gain stage enabled
111
7 gain stage enabled
Table 6.2 Recommended Gains for the most common frequencies
Frequency
Recommend
Gain Stages (1)
CKPAR2-0
Oscillation
Start Times (2)
Settling Times for
60% duty-cycle (2)
External Clock
0
000
-
1 MHz
1
001
280
150
5 MHz
2
010
20.4
60
10 MHz
4
100
9.2
11
16 MHz
5
101
187
50
20 MHz
7
111
55
18
(1) The recommended values have been chosen to have the best trade off between start time and current
consumption. Higher gains give shorter Start times; lower gains give less current consumption.
(2) Indicative values by design at 25° Celsius, VDD=1.8 V. Not Tested in production.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST52501LF3 | MAX 7000 CPLD 128 MC 100-PQFP |
| ST52501LG1 | MAX 7000 CPLD 128 MC 160-PQFP |
| ST52501LG2 | MAX 7000 CPLD 128 MC 100-TQFP |
| ST52501LG3 | MAX 7000 CPLD 128 MC 100-TQFP |
| ST52501LK1 | MAX 7000 CPLD 160 MC 84-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST52501LF3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH IR DRIVER. TIMER/PWM. I2C. SPI. SCI. LOW VOLTAGE |
| ST52501LG1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH IR DRIVER. TIMER/PWM. I2C. SPI. SCI. LOW VOLTAGE |
| ST52501LG2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH IR DRIVER. TIMER/PWM. I2C. SPI. SCI. LOW VOLTAGE |
| ST52501LG3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH IR DRIVER. TIMER/PWM. I2C. SPI. SCI. LOW VOLTAGE |
| ST52501LK1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH IR DRIVER. TIMER/PWM. I2C. SPI. SCI. LOW VOLTAGE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。