- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2016 > SI3063-F-FS (Silicon Laboratories Inc)IC DAA ENH GLOB LINE-SIDE 16SOIC PDF資料下載
參數(shù)資料
| 型號： | SI3063-F-FS |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 41/62頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAA ENH GLOB LINE-SIDE 16SOIC |
| 標準包裝： | 48 |
| 功能： | 直接存取裝置（DAA） |
| 電路數(shù)： | 1 |
| 電流 - 電源： | 9mA |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 16-SOIC（0.154"，3.90mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 16-SOIC N |
| 包裝： | 管件 |
| 包括： | 結(jié)帳音調(diào)檢測，線路電壓監(jiān)視器，回路電流監(jiān)視器，過載檢測，振鈴檢測器 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
Si306x
46
Rev. 0.9
Reset settings = 1001_0110
Register 22. Ring Validation Control 1
Bit
D7D6D5D4
D3D2D1D0
Name
RDLY[1:0]
RMX[5:0]
Type
R/W
Bit
Name
Function
7:6
RDLY[1:0]
Ring Delay Bits 1 and 0.
These bits, in combination with the RDLY[2] bit (Register 23), set the amount of time
between when a ring signal is validated and when a valid ring signal is indicated.
RDLY[2]
RDLY[1:0]
Delay
000
0 ms
0
01
256 ms
0
10
512 ms
.
111
1792 ms
5:0
RMX[5:0]
Ring Assertion Maximum Count.
These bits set the maximum ring frequency for a valid ring signal within a 10% margin of
error. During ring qualification, a timer is loaded with the RAS[5:0] field upon a TIP/RING
event and decrements at a regular rate. When a subsequent TIP/RING event occurs, the
timer value is compared to the RMX[5:0] field and if it exceeds the value in RMX[5:0] then
the frequency of the ring is too high and the ring is invalidated. The difference between
RAS[5:0] and RMX[5:0] identifies the minimum duration between TIP/RING events to qual-
ify as a ring, in binary-coded increments of 2.0 ms (nominal). A TIP/RING event typically
occurs twice per ring tone period. At 20 Hz, TIP/RING events would occur every 1/
(2 x 20 Hz) = 25 ms. To calculate the correct RMX[5:0] value for a frequency range [f_min,
f_max], the following equation should be used:
To compensate for error margin and ensure a sufficient ring detection window, it is recom-
mended that the calculated value of RMX[5:0] be incremented by 1.
RMX 5:0
[] RAS 5:0
[]
1
2 f_max
×
2 ms
×
--------------------------------------------- RMX RAS
≤
,
–
≥
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI3066-B-FS | IC DAA ENH FCC LINE-SIDE 8SOIC |
| SI3068-B-FS | IC FCC+ EMBEDDED DAA 8SOIC |
| SI3200-BS | IC LINEFEED INTRFC 100V 16SOIC |
| SI3211-KT | IC SLIC/CODEC PROG 1CH 38TSSOP |
| SI3216-FT | IC SLIC/CODEC 1CH 38TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI3063-F-FSR | 制造商:Silicon Laboratories Inc 功能描述:INTEGRATED DIRECT ACCESS ARRANGEMENT 16SOIC - Tape and Reel |
| SI3063-X-FS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
| SI3064 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
| SI3065 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
| SI3065-X-FS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。