參數(shù)資料
型號(hào): SI3050-E1-FT
廠商: Silicon Laboratories Inc
文件頁(yè)數(shù): 24/128頁(yè)
文件大小: 0K
描述: IC VOICE DAA SYSTEM SIDE 20TSSOP
標(biāo)準(zhǔn)包裝: 74
系列: *
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)當(dāng)前第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)
Si3050 + Si3011/18/19
12
Rev. 1.5
Figure 4. PCM Highway Interface Timing Diagram (RXS = TXS = 1)
Table 8. Switching Characteristics—PCM Highway Serial Interface
(VD = 3.0 to 3.6 V, TA = 0 to 70 °C, CL = 20 pF)
Parameter1
Symbol
Test
Conditions
Min
Typ
Max
Units
Cycle Time PCLK
tp
122
3906
ns
Valid PCLK Inputs
256
512
768
1.024
1.536
2.048
4.096
8.192
kHz
MHz
FSYNC Period2
tfp
—125
s
PCLK Duty Cycle
tdty
40
50
60
%
PCLK Jitter-Tolerance
tjitter
——
2
ns
FSYNC Jitter Tolerance
tjitter
±120
ns
Rise Time, PCLK
tr
25
ns
Fall Time, PCLK
tf
25
ns
Delay Time, PCLK Rise to DTX Active
td1
20
ns
Delay Time, PCLK Rise to DTX Transition
td2
20
ns
Delay Time, PCLK Rise to DTX Tri-State3
td3
20
ns
Setup Time, FSYNC Rise to PCLK Fall
tsu1
25
ns
Hold Time, PCLK Fall to FSYNC Fall
th1
20
ns
Setup Time, DRX Transition to PCLK Fall
tsu2
25
ns
Hold Time, PCLK Falling to DRX Transition
th2
20
ns
Notes:
1. All timing is referenced to the 50% level of the waveform. Input test levels are VIH =VO – 0.4 V, VIL = 0.4 V, rise and fall
times are referenced to the 20% and 80% levels of the waveform.
2. FSYNC must be 8 kHz under all operating conditions.
3. Specification applies to PCLK fall to DTX tri-state when that mode is selected.
t
su1
t
h1
t
p
t
su2
t
h2
t
d3
t
d2
t
d1
PCLK
FSYNC
DRX
DTX
t
fp
相關(guān)PDF資料
PDF描述
PIC16C54/JW IC MCU EPROM 512X12 18CDIP
SI3056-D-FS IC SYSTEM-SIDE DAA 16SOIC
PIC16C71/JW IC MCU EPROM 1KX14 A/D 18CDIP
SI3018-F-FS-R IC ISOMODEM LINE-SIDE DAA 16SOIC
VE-2N3-IX-F4 CONVERTER MOD DC/DC 24V 75W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI3050-E1-FTR 制造商:Silicon Laboratories Inc 功能描述:Voice DAA Chipset 20-Pin TSSOP T/R 制造商:Silicon Laboratories Inc 功能描述:SI3050 VOICE DAA SYSTEM-SIDE - Tape and Reel 制造商:Silicon Laboratories Inc 功能描述:3.3VH PROGRAMMABLE VOICE DAA SYSTM-SIDE 制造商:Silicon Laboratories Inc 功能描述:IC VOICE DAA SYSTEM SIDE 20TSSOP 制造商:Silicon Laboratories Inc 功能描述:Si3050 Voice DAA System-Side
Si3050-E1-GM 功能描述:電信線路管理 IC System-side Voice DAA RoHS:否 制造商:STMicroelectronics 產(chǎn)品:PHY 接口類型:UART 電源電壓-最大:18 V 電源電壓-最小:8 V 電源電流:30 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VFQFPN-48 封裝:Tray
SI3050-E1-GMR 制造商:Silicon Laboratories Inc 功能描述:SI3050 VOICE DAA SYSTEM-SIDE - LEAD-FREE - Tape and Reel 制造商:Silicon Laboratories Inc 功能描述:IC VOICE DAA SYSTEM SIDE 24QFN 制造商:Silicon Laboratories Inc 功能描述:Si3050 Voice DAA System-Side
Si3050-E1-GT 功能描述:電信線路管理 IC System-side Voice DAA RoHS:否 制造商:STMicroelectronics 產(chǎn)品:PHY 接口類型:UART 電源電壓-最大:18 V 電源電壓-最小:8 V 電源電流:30 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VFQFPN-48 封裝:Tray
SI3050-E1-GTR 制造商:Silicon Laboratories Inc 功能描述:SI3050 VOICE DAA SYSTEM-SIDE - Tape and Reel 制造商:Silicon Laboratories Inc 功能描述:IC VOICE DAA SYSTEM SIDE 24QFN 制造商:Silicon Laboratories Inc 功能描述:Si3050 Voice DAA System-Side