參數(shù)資料
型號: SAF82538H-10
廠商: INFINEON TECHNOLOGIES AG
英文描述: RECTIFIER BRIDGE 1.5A 100V 50A-ifsm 1.1V-vf 10uA-ir DFM 50/TUBE
中文描述: 通信集成電路
文件頁數(shù): 36/253頁
文件大小: 2536K
代理商: SAF82538H-10
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
SAB 82538
SAF 82538
Semiconductor Group
36
2.2
Microprocessor Interface
2.2.1
Register Set
The communication between the CPU and the ESCC8 is done via a set of directly
accessible registers. The interface may be configured as Siemens/Intel or Motorola type
with a selectable data bus width of 8 or 16 bits.
The CPU transfers data to/from the ESCC8 (via 64 byte deep FIFOs per direction and
channel), sets the operating modes, controls function sequences, and gets status
information by writing or reading control/status registers. All accesses can be done as
byte or word accesses if enabled. If 16-bit bus width is selected, access to lower/upper
part of the data bus is determined by address line A0 and signal BHE/BLE as shown in
table 1 and 2
.
Mixed Byte/Word Access to the FIFOs
Reading from or writing to the internal FIFOs (RFIFO and XFIFO of each channel) can
be done using a 8-bit (byte) or 16-bit (word) access depending on the selected bus
interface mode. In version 1 of ESCC8, byte access in the case of 16-bit bus interface
mode is allowed if not mixed with word accesses when reading from or writing to the
same pool.
In version 2.x and upwards randomly mixed byte/word access to the FIFOs is allowed
without any restrictions.
Table 1
Data Bus Access (16-Bit Intel Mode)
BHE
A0
Register Access
ESCC8 Data Pins Used
0
0
FIFO word access
Register word access (even addresses)
D0 – D15
0
1
Register byte access (odd addresses)
D8 – D15
1
0
Register byte access (even addresses)
D0 – D7
1
1
No transfer performed
None
相關(guān)PDF資料
PDF描述
SAB82538 ICs for Communications
SAB82538H ICs for Communications
SAF82538 ICs for Communications
SAB8282A Octal Latch
SAB8284B CLOCK GENERATOR AND DRIVER FOR SAB8086 FAMILY PROCESSORS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAF82538H-10V3.3 制造商:Rochester Electronics LLC 功能描述:
SAFB105M35R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors
SAFB155M25R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors
SAFB225M20R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors
SAFB335M16R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors