參數(shù)資料
型號: SAF82538H-10
廠商: INFINEON TECHNOLOGIES AG
英文描述: RECTIFIER BRIDGE 1.5A 100V 50A-ifsm 1.1V-vf 10uA-ir DFM 50/TUBE
中文描述: 通信集成電路
文件頁數(shù): 145/253頁
文件大?。?/td> 2536K
代理商: SAF82538H-10
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁當(dāng)前第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
SAB 82538
SAF 82538
HDLC Mode
Semiconductor Group
145
Interrupt Status Register 1 (READ)
All bits are reset when ISR1 is read. Additionally, XPR is reset when the corresponding
interrupt vector is output.
Note:
If bit IPC.VIS is set to “1”, interrupt statuses in ISR1 may be flagged although they
are masked via register IMR1. However, these masked interrupt statuses neither
generate an interrupt vector or a signal on INT, nor are visible in register GIS.
EOP...
End of Poll Sequence Detected
Only valid if SDLC Loop mode is selected.
It is set if an EOP sequence has been received.
OLP/RDO... On Loop
Only valid if SDLC Loop mode is selected.
It is set in response to a Go On Loop command, but not before an EOP
sequence has been received. It is also set when returning from the Active
On Loop state. All incoming bits on R
×
D are reflected onto T
×
D with one
bit delay.
Receive Data Overflow
Not applicable in SDLC Loop mode
This interrupt status is an early warning that data has been lost. It is
classified as group 7 or group 8 interrupt. Even when this interrupt status is
generated, the frame continues to be received when space in the RFIFO is
available again.
Note:
Whereas the bit RSTA.RDO in the frame status byte indicates
whether an overflow occurred when receiving the frame currently accessed
in the RFIFO, the ISR1.RDO interrupt status is generated as soon as an
overflow occurs and does not necessarily pertain to the frame currently
accessed by the processor or the DMA controller.
AOLP/ALLS... Active On Loop
Only valid if SDLC Loop mode is selected.
It is set in response to a Go Active On Loop command, but not before an
EOP sequence has been received. T
×
D is disconnected from R
×
D and
transmission of Flags or data is started.
All Sent
Only valid if SDLC loop mode is not selected.
7
0
ISR1
EOP
OLP/
RDO
AOLP/
ALLS
XDU/
EXE
TIN
CSC
XMR
XPR
(offset: 3B)
相關(guān)PDF資料
PDF描述
SAB82538 ICs for Communications
SAB82538H ICs for Communications
SAF82538 ICs for Communications
SAB8282A Octal Latch
SAB8284B CLOCK GENERATOR AND DRIVER FOR SAB8086 FAMILY PROCESSORS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAF82538H-10V3.3 制造商:Rochester Electronics LLC 功能描述:
SAFB105M35R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors
SAFB155M25R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors
SAFB225M20R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors
SAFB335M16R202 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors