參數(shù)資料
型號: S71PL032J08-0B
廠商: Spansion Inc.
英文描述: STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
中文描述: 堆疊式多芯片產(chǎn)品,閃存和RAM
文件頁數(shù): 119/196頁
文件大?。?/td> 5729K
代理商: S71PL032J08-0B
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁當(dāng)前第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
August 30, 2004 pSRAM_Type04_18A0
pSRAM Type 4
119
A d v a n c e I n f o r m a t i o n
Table 36. Switching Characteristics
Notes:
1. Test conditions assume signal transition time of 1V/ns or higher, timing reference levels of V
CC(typ.)
/2, input pulse levels of
0 to V
CC(typ.)
, and output loading of the specified I
OL
/I
OH
and 30 pF load capacitance.
2. t
HZOE
, t
HZCE
, t
HZBE
and t
HZWE
transitions are measured when the outputs enter a high-impedance state.
3. High-Z and Low-Z parameters are characterized and are not 100% tested.
4. To achieve 55-ns performance, the read access should be CE# controlled. In this case t
ACE
is the critical parameter and t
SK
is
satisfied when the addresses are stable prior to chip enable going active. For the 70-ns cycle, the addresses must be stable
within 10 ns after the start of the read cycle.
5. The internal write time of the memory is defined by the overlap of WE#, CE#1 = V
IL
, CE2 = V
IH
, B
HE
and/or B
LE
=V
IL
. All
signals must be Active to initiate a write and any of these signals can terminate a write by going Inactive. The data input set-
up and hold timing should be referenced to the edge of the signal that terminates write.
Parameter
Description
Min
Max
Unit
Read Cycle
t
RC
Read Cycle Time
70
ns
t
AA
Address to Data Valid
70
t
OHA
Data Hold from Address Change
10
t
ACE
CE#1 Low and CE2 High to Data Valid
70
t
DOE
OE# Low to Data Valid
35
t
LZOE
OE# Low to Low Z (note 2, 3)
5
t
HZOE
OE# High to High Z (note 2, 3)
25
t
LZCE
CE#1 Low and CE2 High to Low Z (note 2, 3)
5
t
HZCE
CE#1 High and CE2 Low to High Z (note 2, 3)
25
t
DBE
BHE# / BLE# Low to Data Valid
70
t
LZBE
BHE# / BLE# Low to Low Z (note 2, 3)
5
t
HZBE
BHE# / BLE# High to High Z (note 2, 3)
25
t
SK
(note 4)
Address Skew
10
Write Cycle (note 5)
t
WC
Write Cycle Time
70
ns
t
SCE
CE#1 Low an CE2 High to Write End
55
t
AW
Address Set-Up to Write End
55
t
HA
Address Hold from Write End
0
t
SA
Address Set-Up to Write Start
0
t
PWE
WE# Pulse Width
55
t
BW
BLE# / BHE# LOW to Write End
55
t
SD
Data Set-up to Write End
25
t
HD
Data Hold from Write End
0
t
HZWE
WE# Low to High Z (note 2, 3)
25
t
LZWE
WE# High to Low Z (note 2, 3)
5
相關(guān)PDF資料
PDF描述
S71PL032J40 STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
S71PL032J40-07 STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
S71PL032J40-0K STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
S71PL032J80 STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
S71PL032J80-07 STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S71PL032J08BAW0Z0 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J08BAW0Z2 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J08BAW0Z3 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J08BAW9Z0 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J08BAW9Z2 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs