- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299640 > PDM31564SA8T 256K X 16 STANDARD SRAM, 8 ns, PDSO44 PDF資料下載
參數(shù)資料
| 型號： | PDM31564SA8T |
| 元件分類： | SRAM |
| 英文描述： | 256K X 16 STANDARD SRAM, 8 ns, PDSO44 |
| 文件頁數(shù)： | 6/9頁 |
| 文件大?。?/td> | 364K |
| 代理商： | PDM31564SA8T |
PDM31564
6
Rev. 1.2 - 3/31/98
PRELIMINARY
tAA
tRC
UB, LB
OE
CE
ADDRESSES
tOH
tAOE
tBA
DOUT
Output Data Valid
tLZBE(1)
tLZOE(1)
tLZCE(1)
tACE
tHZCE(1)
tHZOE(1)
tHZBE(1)
Read Timing Diagram
AC Electrical Characteristics
* VCC = 3.3V +5%
Description
-8*
-10*
–12
–15
–20
READ Cycle
Symbol
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Unit
READ cycle time
tRC
8
–
10
–
12—15—20—
ns
Address access time
tAA
–
8
–
10—12—15—20
ns
Chip enable access time
tACE
–
8
–
10—12—15—20
ns
Byte access time
tBA
–
5
–
6—7—8—9
ns
Output hold from address change
tOH
4–4–
4—4—4—
ns
Byte disable to output in low-Z(1)
tLZBE
0–0–
0—0—0—
ns
Byte enable to output in high-Z(1)
tHZBE
–
4
–
5—8—9—9
ns
Chip enable to output in low-Z(1)
tLZCE
3–3–
4—4—5—
ns
Chip disable to output high-Z(1, 2)
tHZCE
–
4
–
5—6—7—8
ns
Output enable access time
tAOE
–
4
–
5—6—7—
10
ns
Output enable to output in low-Z(1)
tLZOE
0–0–
0—0—0—
ns
Output disable to output in high-Z(1, 2)
tHZOE
–
4
–
5—5—6—6
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PDM41024SA10TTY | 128K X 8 STANDARD SRAM, 10 ns, PDSO32 |
| PDM41258SA7SO | 64K X 4 STANDARD SRAM, 7 ns, PDSO24 |
| PDM41298SA20TI | 64K X 4 STANDARD SRAM, 20 ns, PDSO28 |
| PDM42245L25GI | 4K X 18 OTHER FIFO, CPGA68 |
| PDM44068SA5JI | 64K X 18 CACHE SRAM, PQCC52 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PDM31584SA10SO | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256 X 16 CMOS 3.3V STATIC RAM |
| PDM31584SA10SOA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256 X 16 CMOS 3.3V STATIC RAM |
| PDM31584SA10SOATR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256 X 16 CMOS 3.3V STATIC RAM |
| PDM31584SA10SOATY | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256 X 16 CMOS 3.3V STATIC RAM |
| PDM31584SA10SOI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256 X 16 CMOS 3.3V STATIC RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。