- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359677 > MT90882IG (Zarlink Semiconductor Inc.) TDM to Packet Processors PDF資料下載
參數(shù)資料
| 型號(hào)： | MT90882IG |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | TDM to Packet Processors |
| 中文描述： | TDM到分組處理器 |
| 文件頁數(shù)： | 16/97頁 |
| 文件大?。?/td> | 702K |
| 代理商： | MT90882IG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當(dāng)前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁
MT90880/1/2/3
Data Sheet
16
Zarlink Semiconductor Inc.
Table 7 - RMII Interface
3.4 PCI Interface
The PCI signals are
NOT
5 V tolerant.
All PCI outputs are high impedance while S_RST is low.
Active low signals are designated by a # suffix, in accordance with the convention used in the PCI specification.
Signal
I/O
Package Balls
Description
ref_clk
I U
AB11
Synchronous clock reference for receive,
transmit and control interface.
Common to both RMII ports.
RMII Port A
rm0_rxd[1:0]
I U
AE9 [1], AD9 [0]
Receive data
rm0_rxdv/ crs
I D
AF7
Carrier sense & receive data valid
rm0_txen
O U
AD6
Transmit enable
rm0_txd[1:0]
O U
AE6 [1], AD7 [0]
Transmit data
RMII Port B
rm1_rxd[1:0]
I U
AE13 [1], AF13 [0]
Receive data
rm1_rxdv/ crs
I D
AE12
Carrier sense & receive data valid
rm1_txen
O U
AD10
Transmit enable
rm1_txd[1:0]
O U
AF10 [1], AD11 [0]
Transmit data
Signal
I/O
Package Balls
Description
pci_clk
I
AF20
PCI clock
pci_rst#
I
AE19
PCI reset
pci_req#
O
AC19
PCI request
pci_gnt#
I
AD19
PCI grant
pci_ad[31:0]
I O
AE20 [31], AB19 [30], AF21 [29], AC20 [28],
AD20 [27], AE21 [26], AF22 [25], AD21 [24],
AF23 [23], AD22 [22], AE23 [21], AC21 [20],
AE24 [19], AC22 [18], AD24 [17], AC23 [16],
AC26 [15], AB25 [14], W23 [13], AA24 [12],
AB26 [11], AA25 [10], Y24 [9], AA26 [8],
V24 [7], U23 [6], V25 [5], T23 [4] T24 [3],
R23 [2], T25 [1], T26 [0]
PCI address / data
pci_cbe[3:0]#
I O
AE22 [3], AB23 [2], Y23 [1], W24 [0]
PCI control / byte enable
pci_par
I O
AC25
PCI parity
pci_frame#
I O
AE25
PCI frame
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90883A | TDM to Packet Processors |
| MT90883IG | TDM to Packet Processors |
| MT9088IG | TDM to Packet Processors |
| MT8960 | Integrated PCM Filter Codec |
| MT8963AE1 | Integrated PCM Filter Codec |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90883 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883A | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883A/IG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883BP1N | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883IG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。