- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384755 > MT48LC4M32B2 (Micron Technology, Inc.) SYNCHRONOUS DRAM PDF資料下載
參數(shù)資料
| 型號： | MT48LC4M32B2 |
| 廠商： | Micron Technology, Inc. |
| 英文描述： | SYNCHRONOUS DRAM |
| 中文描述： | 同步DRAM |
| 文件頁數(shù)： | 46/52頁 |
| 文件大?。?/td> | 1281K |
| 代理商： | MT48LC4M32B2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁
46
128Mb: x32 SDRAM
128MbSDRAMx32_D.p65 – Rev. D; Pub. 6/02
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2002, Micron Technology, Inc.
128Mb: x32
SDRAM
SINGLE WRITE
TIMING PARAMETERS
-6
-7
SYMBOL*
t
AH
t
AS
t
CH
t
CL
t
CK (3)
t
CK (2)
t
CK (1)
t
CKH
t
CKS
MIN
1
1.5
2.5
2.5
6
10
20
1
1.5
MAX
MIN
1
2
2.75
2.75
7
10
20
1
2
MAX
UNITS
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CMH
t
CMS
t
DH
t
DS
t
RAS
t
RC
t
RCD
t
RP
t
WR
1
1
2
1
2
ns
ns
ns
ns
ns
ns
ns
ns
ns
1.5
1
1.5
42
60
18
18
12
120,000
42
70
20
20
14
120,000
*CAS latency indicated in parentheses.
DON’T CARE
DISABLE AUTO PRECHARGE
ALL BANKS
tCH
tCL
tCK
tRP
tRAS
tRC
tRCD
DQM /
DQML, DQMH
CKE
CLK
A0-A9, A11
DQ
BA0, BA1
A10
tCMH
tCMS
tAH
tAS
ROW
ROW
BANK
BANK
BANK
ROW
ROW
BANK
tWR
D
IN
m
tDH
tDS
COMMAND
tCMH
tCMS
ACTIVE
NOP
WRITE
NOP
PRECHARGE
ACTIVE
tAH
tAS
tAH
tAS
SINGLE BANK
tCKH
tCKS
COLUMN
m
3
2
T0
T1
T2
T4
T3
T5
T6
NOP
-6
-7
SYMBOL*
MIN
MAX
MIN
MAX
UNITS
NOTE:
1. For this example, the burst length = 1, and the WRITE burst is followed by a “manual” PRECHARGE.
2.
3. A8, A9, and A11 = “Don’t Care.”
t
WR is required between <D
IN
m
> and the PRECHARGE command, regardless of frequency.
相關PDF資料 |
PDF描述 |
|---|---|
| MT48LC4M32LFFC | SYNCHRONOUS DRAM |
| MT48LC64M8A2 | SYNCHRONOUS DRAM |
| MT48LC32M16A2 | SYNCHRONOUS DRAM |
| MT48LC8M16A2FB-75LIT | SYNCHRONOUS DRAM |
| MT48LC8M16A2FB-7E | SYNCHRONOUS DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT48LC4M32B27 | 制造商:MT 功能描述:NEW |
發(fā)布緊急采購，3分鐘左右您將得到回復。