- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1953 > MCIMX31VMN5CR2 (Freescale Semiconductor)IC MPU MAP I.MX31L 473-MAPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | MCIMX31VMN5CR2 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 36/122頁 |
| 文件大小： | 0K |
| 描述： | IC MPU MAP I.MX31L 473-MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 系列： | i.MX31 |
| 核心處理器： | ARM11 |
| 芯體尺寸： | 32-位 |
| 速度： | 532MHz |
| 連通性： | 1 線，ATA，EBI/EMI，F(xiàn)IR，I²C，MMC/SD，PCMCIA，SIM，SPI，SSI，UART/USART，USB，USB OTG |
| 外圍設(shè)備： | DMA，LCD，POR，PWM，WDT |
| 程序存儲(chǔ)器類型： | ROMless |
| RAM 容量： | 16K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.22 V ~ 3.3 V |
| 振蕩器型： | 外部 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 473-LFBGA |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁
MCIMX31/MCIMX31L Technical Data, Rev. 4.1
20
Freescale Semiconductor
Electrical Characteristics
Figure 2. Power-Up Sequence for Silicon Revisions 1.2 and Previous
4.2.1.1
Power-Up Sequence for Silicon Revision 2
Silicon revision 2.0 offers two options for power-up sequencing. Option 1 is backwards compatible with
silicon revision 1.2 and earlier versions of the IC. It should be noted that using option 1 on silicon Rev. 2.0
introduces a slight increase in current drain on IOQVDD when IOQVDD is raised before NVCC21. The
expected resulting increase is in the range of 3 mA to 5 mA, which does not pose a risk to the IC.
Option 2 is an alternative power-up sequence that allows the powering up of NVCC2, NVCC21, NVCC22
with IOQVDD, NVCC1, and NVCC3-10 without producing a current drain increase on IOQVDD.
These two power-up options on the 2.0 silicon allow the user to select the optimum power-up sequence for
their application.
Release POR
QVCC, QVCC1, QVCC4
IOQVDD, NVCC1, NVCC3–10
FVCC, MVCC,
SVCC, UVCC
NVCC2, NVCC21, NVCC22
FUSE_VDD
Hold POR Asserted
Notes:
1
The board design must guarantee that supplies reach 90% level before transition
to the next state, using Power Management IC or other means.
2
The NVCC1 supply must not precede IOQVDD by more than 0.2 V until IOQVDD
has reached 1.5 V. If IOQVDD is powered up first, there are no restrictions.
3
It is allowable for FVCC, MVCC, SVCC, and UVCC to be up after FUSE_VDD.
Because
of
an
order
from
the
United
States
International
Trade
Commission,
BGA-packaged
product
lines
and
part
numbers
indicated
here
currently
are
not
available
from
Freescale
for
import
or
sale
in
the
United
States
prior
to
September
2010:
i.MX31
Product
Family
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCIMX353CJQ5CR2 | MULTIMEDIA PROCESSOR 400-MAPBGA |
| MCIMX356AJM5BR2 | IC MPU IMX35 ARM11 400MAPBGA |
| MCIMX515DJZK8C | IC MPU I.MX51 527MAPBGA |
| MCIMX537CVV8B | MULTIMEDIA PROC 529-TEPBGA |
| MCP2003-E/MD | TXRX LIN BUS BIDIRECT 8DFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCIMX31WPDK | 功能描述:開發(fā)板和工具包 - ARM I.MX31 WINCE PDK RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
| MCIMX32LVK5 | 制造商:Freescale Semiconductor 功能描述:MX32 14X14 - Bulk |
| MCIMX32VK5 | 制造商:Freescale Semiconductor 功能描述:MX32 14X14 - Tape and Reel |
| MCIMX32VK5R2 | 制造商:Freescale Semiconductor 功能描述:MX32 14X14 - Tape and Reel |
| MCIMX35 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processor for Automotive Products |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。