- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385509 > M3819 (Mitsubishi Electric Corporation) 8-Bit Single Chip Microcomputer(8位單片微控制器) PDF資料下載
參數(shù)資料
| 型號： | M3819 |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | 8-Bit Single Chip Microcomputer(8位單片微控制器) |
| 中文描述： | 8位單片機(jī)（8位單片微控制器） |
| 文件頁數(shù)： | 54/217頁 |
| 文件大小： | 2564K |
| 代理商： | M3819 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當(dāng)前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
41
3819 Group
SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
MITSUBISHI MICROCOMPUTERS
INTERRUPT INTERVAL DETERMINATION
FUNCTION
The 3819 group builds in an interrupt interval determination circuit.
This interrupt interval determination circuit has an 8-bit binary up
counter. Using this counter, it determines a duration of time from
the rising transition (falling transition) of an input signal pulse on
the P4
2
/INT
2
pin to the rising transition (falling transition) of the
signal pulse that is input next.
How to determine the interrupt interval is described below.
Enable the INT
2
interrupt by setting the bit 2 of the interrupt con-
trol register 1 (address 003E
16
). Select the rising interval or
falling interval by setting the bit 2 of the interrupt edge selection
register (address 003A
16
).
Set the bit 0 of the interrupt interval determination control regis-
ter (address 0031
16
) to “1” (interrupt interval determination
operating).
Select the sampling clock of 8-bit binary up counter by setting
the bit 1 of the interrupt interval determination control register.
When writing “0”, f(X
IN
)/256 is selected (the sampling interval:
32
μ
s at f(X
IN
) = 8.38 MHz) ; when “1”, f(X
IN
)/512 is selected (the
sampling interval: 64
μ
s at f(X
IN
) = 8.38 MHz).
When the signal of polarity which is set on the INT
2
pin (rising or
falling transition) is input, the 8-bit binary up counter starts
counting up of the selected counter sampling clock.
When the signal of polarity above
is input again, the value of
the 8-bit binary up counter is transferred to the interrupt interval
determination register (address 0030
16
), and the remote control
interrupt request occurs. Immediately after that, the 8-bit binary
up counter is cleared to “00
16
”. The 8-bit binary up counter con-
tinues to count up again from “00
16
”.
When count value reaches “FF
16
”, the 8-bit binary up counter
stops counting up. Then, simultaneously when the next counter
sampling clock is input, the counter sets value “FF
16
” to the in-
terrupt interval determination register to generate the counter
overflow interrupt request.
Noise filter
The P4
2
/INT
2
pin builds in the noise filter.
The noise filter operation is described below.
Select the sampling clock of the input signal with the bits 2 and
3 of the interrupt interval determination control register. When
not using the noise filter, set “00
2
”.
The P4
2
/INT
2
input signal is sampled in synchronization with the
selected clock. When sampling the same level signal in series,
the signal is recognized as the interrupt signal, and the interrupt
request occurs.
When setting the bit 4 of interrupt interval determination control
register to “1”, the interrupt request can occur at both rising and
falling edges.
When using the noise filter, set the minimum pulse width of the
INT
2
input signal to 2 cycles or more.
Note :
In the low-speed mode (CM
7
=1), the interrupt interval determination
function can not operate.
Fig. 35 Block diagram of interrupt interval datermination circuit
INT
2
interrupt input
The counter
sampling clock
selection bit
f(X
IN
)/256
f(X
IN
)/512
Noise filter sampling
clock selection bit
One-sided/both-sided
detection selection bit
Noise filter
8-bit binary up counter
Interrupt interval
determination register
The counter overflow
interrupt request or
remote control interrupt request
address 0030
16
Data bus
Divider
1/256
1/641/128
f(X
IN
)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M381L5623MTM-CA2 | DDR SDRAM Unbuffered Module |
| M381L5623MTM-CB0 | DDR SDRAM Unbuffered Module |
| M381L5623MTM-CB3 | DDR SDRAM Unbuffered Module |
| M381L5623MTN | DDR SDRAM Unbuffered Module |
| M38207M8-051 | 1 watt dc-dc converters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38197MA127F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38197MA131F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38197MA137F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38197MA161F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38197MA181F | 制造商:Panasonic Industrial Company 功能描述:IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。