參數(shù)資料
型號： M32192F8VFP
元件分類： 微控制器/微處理器
英文描述： 32-BIT, FLASH, 128 MHz, RISC MICROCONTROLLER, PQFP144
封裝： 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144
文件頁數(shù)： 272/1044頁
文件大?。?/td> 5857K
代理商： M32192F8VFP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁當(dāng)前第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁第549頁第550頁第551頁第552頁第553頁第554頁第555頁第556頁第557頁第558頁第559頁第560頁第561頁第562頁第563頁第564頁第565頁第566頁第567頁第568頁第569頁第570頁第571頁第572頁第573頁第574頁第575頁第576頁第577頁第578頁第579頁第580頁第581頁第582頁第583頁第584頁第585頁第586頁第587頁第588頁第589頁第590頁第591頁第592頁第593頁第594頁第595頁第596頁第597頁第598頁第599頁第600頁第601頁第602頁第603頁第604頁第605頁第606頁第607頁第608頁第609頁第610頁第611頁第612頁第613頁第614頁第615頁第616頁第617頁第618頁第619頁第620頁第621頁第622頁第623頁第624頁第625頁第626頁第627頁第628頁第629頁第630頁第631頁第632頁第633頁第634頁第635頁第636頁第637頁第638頁第639頁第640頁第641頁第642頁第643頁第644頁第645頁第646頁第647頁第648頁第649頁第650頁第651頁第652頁第653頁第654頁第655頁第656頁第657頁第658頁第659頁第660頁第661頁第662頁第663頁第664頁第665頁第666頁第667頁第668頁第669頁第670頁第671頁第672頁第673頁第674頁第675頁第676頁第677頁第678頁第679頁第680頁第681頁第682頁第683頁第684頁第685頁第686頁第687頁第688頁第689頁第690頁第691頁第692頁第693頁第694頁第695頁第696頁第697頁第698頁第699頁第700頁第701頁第702頁第703頁第704頁第705頁第706頁第707頁第708頁第709頁第710頁第711頁第712頁第713頁第714頁第715頁第716頁第717頁第718頁第719頁第720頁第721頁第722頁第723頁第724頁第725頁第726頁第727頁第728頁第729頁第730頁第731頁第732頁第733頁第734頁第735頁第736頁第737頁第738頁第739頁第740頁第741頁第742頁第743頁第744頁第745頁第746頁第747頁第748頁第749頁第750頁第751頁第752頁第753頁第754頁第755頁第756頁第757頁第758頁第759頁第760頁第761頁第762頁第763頁第764頁第765頁第766頁第767頁第768頁第769頁第770頁第771頁第772頁第773頁第774頁第775頁第776頁第777頁第778頁第779頁第780頁第781頁第782頁第783頁第784頁第785頁第786頁第787頁第788頁第789頁第790頁第791頁第792頁第793頁第794頁第795頁第796頁第797頁第798頁第799頁第800頁第801頁第802頁第803頁第804頁第805頁第806頁第807頁第808頁第809頁第810頁第811頁第812頁第813頁第814頁第815頁第816頁第817頁第818頁第819頁第820頁第821頁第822頁第823頁第824頁第825頁第826頁第827頁第828頁第829頁第830頁第831頁第832頁第833頁第834頁第835頁第836頁第837頁第838頁第839頁第840頁第841頁第842頁第843頁第844頁第845頁第846頁第847頁第848頁第849頁第850頁第851頁第852頁第853頁第854頁第855頁第856頁第857頁第858頁第859頁第860頁第861頁第862頁第863頁第864頁第865頁第866頁第867頁第868頁第869頁第870頁第871頁第872頁第873頁第874頁第875頁第876頁第877頁第878頁第879頁第880頁第881頁第882頁第883頁第884頁第885頁第886頁第887頁第888頁第889頁第890頁第891頁第892頁第893頁第894頁第895頁第896頁第897頁第898頁第899頁第900頁第901頁第902頁第903頁第904頁第905頁第906頁第907頁第908頁第909頁第910頁第911頁第912頁第913頁第914頁第915頁第916頁第917頁第918頁第919頁第920頁第921頁第922頁第923頁第924頁第925頁第926頁第927頁第928頁第929頁第930頁第931頁第932頁第933頁第934頁第935頁第936頁第937頁第938頁第939頁第940頁第941頁第942頁第943頁第944頁第945頁第946頁第947頁第948頁第949頁第950頁第951頁第952頁第953頁第954頁第955頁第956頁第957頁第958頁第959頁第960頁第961頁第962頁第963頁第964頁第965頁第966頁第967頁第968頁第969頁第970頁第971頁第972頁第973頁第974頁第975頁第976頁第977頁第978頁第979頁第980頁第981頁第982頁第983頁第984頁第985頁第986頁第987頁第988頁第989頁第990頁第991頁第992頁第993頁第994頁第995頁第996頁第997頁第998頁第999頁第1000頁第1001頁第1002頁第1003頁第1004頁第1005頁第1006頁第1007頁第1008頁第1009頁第1010頁第1011頁第1012頁第1013頁第1014頁第1015頁第1016頁第1017頁第1018頁第1019頁第1020頁第1021頁第1022頁第1023頁第1024頁第1025頁第1026頁第1027頁第1028頁第1029頁第1030頁第1031頁第1032頁第1033頁第1034頁第1035頁第1036頁第1037頁第1038頁第1039頁第1040頁第1041頁第1042頁第1043頁第1044頁
DMAC
9-48
9
32192/32195/32196 Group Hardware Manual
Rev.1.10 REJ09B0123-0110 Apr.06.07
9.3 Functional Description of the DMAC
Figure 9.3.4 Example of How Addresses Are Incremented in 32-channel Ring Buffer Mode
9.3.10 End of DMA and Interrupt
In normal mode, DMA transfer is terminated by an underflow of the transfer count register. When transfer
finishes, the transfer enable bit is cleared to "0" and transfers are thereby disabled. Also, an interrupt request is
generated at completion of transfer. However, if interrupt requests on any channel have been masked by the
DMA Interrupt Request Mask Register, no interrupt requests are generated on that channel.
During ring buffer mode, the transfer count register operates in free-run mode, and transfer continues until the
transfer enable bit is cleared to "0" (to disable transfer). In this case, therefore, no interrupt requests are
generated at completion of DMA transfer. Nor are these DMA transfer-completed interrupt requests generated
even when transfer in ring buffer mode is terminated by clearing the transfer enable bit.
9.3.11 Each Register Status after Completion of DMA Transfer
When DMA transfer is completed, the status of the source and destination address registers becomes as
follows:
(1) Address fixed
The values set in the address registers before DMA transfer started remain intact (fixed).
(2) Address incremental
For 8-bit transfer, the values of the address registers are the last transfer address + 1.
For 16-bit transfer, the values of the address registers are the last transfer address + 2.
The transfer count register at completion of DMA transfer is in an underflow state (H’FFFF). Therefore, before
another DMA transfer can be performed, the transfer count register must be set newly again, except when
trying to perform transfers 65,536 times (H’FFFF).
<When transfer size = 8 bits>
Transfer count
Transfer address
1
H'0080 1000
2
H'0080 1001
3
H'0080 1002
31
H'0080 101E
32
H'0080 101F
↓
1
H'0080 1000
2
H'0080 1001
<When transfer size = 16 bits>
Transfer count
Transfer address
1
H'0080 1000
2
H'0080 1002
3
H'0080 1004
31
H'0080 103C
32
H'0080 103E
1
H'0080 1000
2
H'0080 1002
|
If the source address has been set to be incremented, it is the source address that recycles to the start
address; if the destination address has been set to be incremented, it is the destination address that re-
cycles to the start address. If both source and destination addresses have been set to be incremented, both
addresses recycle to the start address. However, the start address on either side must have their five low-
order bits initially set to B’00000 (if transfer size = 16 bits, the six low-order bits must be B’000000).
During ring buffer mode, the transfer count register is ignored. Once DMA operation starts, the counter operates
in free-run mode, and the transfer continues until the transfer enable bit is cleared to "0" (to disable transfer).
相關(guān)PDF資料
PDF描述
M32192F8VFP 32-BIT, FLASH, 128 MHz, RISC MICROCONTROLLER, PQFP144
M33230GS-20 32-BIT, 20 MHz, MICROPROCESSOR, CPGA179
M33242SP M33210; M33220; M33230 COMPATIBLE, INTERRUPT CONTROLLER, PDIP64
M34250E2-XXXFP 4-BIT, OTPROM, 1.1 MHz, MICROCONTROLLER, PDSO20
M34280E1FP 4-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PDSO20
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M321-SERIES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC
M-322 功能描述:單板計算機(jī) IND MOTHERBOARD CORE 2 DUO LGA775 ATX RoHS:否 制造商:Ampro By ADLINK 外觀尺寸:EPIC 處理器類型:Intel Atom D510 頻率:1.66 GHz 存儲容量:2 GB (max) 存儲類型:DDR2, L2 Cache 接口類型:Ethernet, PS/2, SATA, Serial, USB 工作電源電壓:5 V, 12 V 功耗:13 W 最大工作溫度:+ 70 C 尺寸:165.1 mm x 114.3 mm
M3220 功能描述:電纜固定件和配件 LTCG PG-16 GRAY With 3174 NUT RoHS:否 制造商:Heyco 類型:Cable Grips, Liquid Tight 材料:Nylon 顏色:Black 安裝方法:Cable 最大光束直徑:11.4 mm 抗拉強(qiáng)度:
M3220-3005-3005 制造商:RAF Electronic Hardware 功能描述:
M3220GAH 功能描述:安裝硬件 LTCG PG16 GRAY 3-5.6MM W/3174 RoHS:否 制造商:Harwin 類型:SMT Cable Clip 材料:Phosphor Bronze 安裝孔大小: 長度:5 mm 外徑: 內(nèi)徑: 厚度: 電鍍:Tin 螺紋大小:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*