- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180046 > LUPXA255A0C300 (INTEL CORP) 32-BIT, 300 MHz, MICROPROCESSOR, PBGA256 PDF資料下載
參數(shù)資料
| 型號： | LUPXA255A0C300 |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 300 MHz, MICROPROCESSOR, PBGA256 |
| 封裝： | 17 X 17 MM, 1.75 MM HEIGHT, LEAD FREE, PLASTIC, BGA-256 |
| 文件頁數(shù)： | 27/46頁 |
| 文件大?。?/td> | 1302K |
| 代理商： | LUPXA255A0C300 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
Electrical Specifications
Intel PXA255 Processor Electrical, Mechanical, and Thermal Specification
33
4.7.5
Sleep Mode Timing
Sleep mode is asserted internally; and asserts the nRESET_OUT and PWR_EN signals. The
sequence indicated in Figure 6, “Sleep Mode Timing” on page 34 and detailed in Figure 18, “Sleep
Mode Timing Specifications” on page 34 is the required timing parameters for sleep mode.
Figure 5. GPIO Reset Timing
Table 17. GPIO Reset Timing Specifications
Symbol
Description
Min
Typical
Max
Units
tA_GP[1]
Minimum assert time of GP[1]1 in
3.6864MHz input clock cycles
4
cycles
tDHW_OUT_A
Delay between GP[1] asserted and
nRESET_OUT asserted in 3.6864 MHz
input clock cycles
3
8
cycles
tDHW_OUT
Delay between nRESET_OUT asserted
and nRESET_OUT de-asserted, run or
turbo mode2
1.28
6.5
s
tDHW_OUT_F
Delay between nRESET_OUT asserted
and nRESET_OUT de-asserted, during
frequency change sequence3
1.28
360
s
tDHW_NCS0
Delay between nReset_Out de-asserted
and nCS0 asserted
150.69
—
390
ns
NOTES:
1. GP[1] is not recognized as a reset source again until configured to do so in software. Software should
check the state of GP[1] before configuring as a reset to ensure no spurious reset is generated.
2. Time is 512*N processor clock cycles plus up to 4 cycles of the 3.6864-MHz input clock.
3. Time during the frequency change sequence depends on the state of the PLL lock detector at the
assertion of GPIO reset. The lock detector has a maximum time of 350s plus synchronization.
GP[1]
nRESET_OUT
t
DHW_OUT
t
A_GP[1]
t
DHW_OUT_A
Note: nBATT_FAULT and nVDD_FAULT must be high before nRESET is
deasserted or the application processor will enter Sleep Mode
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LV100 | Voltage Transducer LV 100 |
| LV200-AW | Voltage Transducer LV 200-AW/2 |
| LV25-1000 | Voltage Transducer LV 25-1000 |
| LV310N0010 | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 2.45mm, PANEL MOUNT |
| LVP-50-ZA-5-SR7 | POSITION, LINEAR SENSOR-DC, 50-50mm, 4-20mA, CYLINDRICAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LUPXA255A0C400 | 功能描述:IC MICRO PROCESSOR 400MHZ 256BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:- 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| LUPXA255A0E300 | 功能描述:IC MICRO PROCESSOR 300MHZ 256BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:- 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| LUPXA255A0E400 | 功能描述:IC MICRO PROCESSOR 400MHZ 256BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:- 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| LUR 110A | 制造商:Crouzet 功能描述:Relay;E-Mech;Control;SPDT;Cur-Rtg 10A;Ctrl-V 110AC;Vol-Rtg 250AC;Plug-in;11 Pin |
| LUR01D | 制造商:SUNLED 制造商全稱:SunLED Corporation 功能描述:10mm SOLID STATE LAMP |
發(fā)布緊急采購，3分鐘左右您將得到回復。