- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2005 > LTC2153IUJ-14#PBF (Linear Technology)IC ADC 14BIT DUAL 310MSPS 40QFN PDF資料下載
參數(shù)資料
| 型號(hào)： | LTC2153IUJ-14#PBF |
| 廠商： | Linear Technology |
| 文件頁數(shù)： | 5/24頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 14BIT DUAL 310MSPS 40QFN |
| 標(biāo)準(zhǔn)包裝： | 61 |
| 位數(shù)： | 14 |
| 采樣率（每秒）： | 310M |
| 數(shù)據(jù)接口： | 并聯(lián)，串行，SPI |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 479mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 40-WFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 40-QFN（6x6） |
| 包裝： | 管件 |
| 輸入數(shù)目和類型： | 1 個(gè)差分 |
| 配用： | DC1371A-ND - BOARD USB DATA ACQUISITION HS |
13
215314f
LTC2153-14
applicaTions inForMaTion
coupling capacitors are needed (Figures 9 and 10). The
maximum (peak) voltage of the input signal should never
exceed VDD +0.1V or go below –0.1V.
Clock Duty Cycle Stabilizer
For good performance the encode signal should have a
50% (±5%) duty cycle. If the optional clock duty cycle
stabilizer circuit is enabled, the encode duty cycle can
vary from 30% to 70% and the duty cycle stabilizer will
maintainaconstant50%internaldutycycle.Thedutycycle
stabilizer is enabled via SPI Register A2 (see Table 3) or
by CS in parallel programming mode.
Forapplicationswherethesamplerateneedstobechanged
quickly, the clock duty cycle stabilizer can be disabled. In
Figure 9. Sinusoidal Encode Drive
this case, care should be taken to make the clock a 50%
(±5%) duty cycle.
DIGITAL OUTPUTS
The digital outputs are double-data rate LVDS signals.
Two data bits are multiplexed and output on each differ-
ential output pair. There are seven LVDS output pairs
(D0_1+/D0_1– through D12_13–/D12_13+). Overflow
(OF+/OF–) and the data output clock (CLKOUT+/CLKOUT–)
each have an LVDS output pair.
By default the outputs are standard LVDS levels: 3.5mA
output current and a 1.25V output common mode
voltage.
LTC2153-14
VDD
215314 F09
1.2V
10k
50
100
50
0.1F
T1: MACOM
ETC1-1-13
Figure 10. PECL or LVDS Encode Drive
VDD
LTC2153-14
PECL OR
LVDS INPUT
215314 F10
1.2V
10k
100
0.1F
ENC+
ENC–
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LTC2158IUP-14#TRPBF | IC ADC DUAL 14BIT 310M 64-QFN |
| LTC2172IUKG-14#TRPBF | IC ADC 14BIT SER/PAR 65M 52-QFN |
| LTC2175IUKG-14#TRPBF | IC ADC 14BIT 125MSPS QUAD 52QFN |
| LTC2202IUK#TRPBF | IC ADC 16-BIT 10MSPS 48-QFN |
| LTC2205IUK-14#PBF | IC ADC 14BIT 65MSPS 48-QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LTC2155-12 | 制造商:LINER 制造商全稱:Linear Technology 功能描述:Dual 14-Bit 250Msps |
| LTC2155-14 | 制造商:LINER 制造商全稱:Linear Technology 功能描述:300MHz Digital Predistortion Receiver |
| LTC2155CUP-12 | 制造商:Linear Technology 功能描述:ADC DUAL 12BIT 170M 64QFN 制造商:Linear Technology 功能描述:ADC, DUAL, 12BIT, 170M, 64QFN |
| LTC2155CUP-12#PBF | 功能描述:IC ADC DUAL 12BIT 170M 64-QFN RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 其它有關(guān)文件:TSA1204 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):12 采樣率（每秒）:20M 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:155mW 電壓電源:模擬和數(shù)字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應(yīng)商設(shè)備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數(shù)目和類型:4 個(gè)單端，單極；2 個(gè)差分，單極 產(chǎn)品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
| LTC2155CUP-12#TRPBF | 功能描述:IC ADC DUAL 12BIT 170M 64-QFN RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個(gè)單端，雙極 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。