參數(shù)資料
型號： ispLSI5512VA-125LB388
廠商： Lattice Semiconductor Corporation
英文描述： In-System Programmable 3.3V SuperWIDE⑩ High Density PLD
中文描述： 在系統(tǒng)可編程3.3超寬⑩高密度可編程邏輯器件
文件頁數(shù)： 15/26頁
文件大小： 331K
代理商： ISPLSI5512VA-125LB388
Specifications
ispLSI 5512VA
15
ispLSI 5512VA Timing Model
PT Controls
t
sck
t
pck
t
ptsacken
tpcken
tscken
#48
Register
t
mbp
#29
t
mlat
#30
t
msu
#32
Dedicated
Input Buffers
t
gclk0
t
gclk123
#58
#59
#60
#61
#62
#63
Output
Buffer
I/O
Pad
I/O
Pad
INPUT
OUTPUT
PTSA
GRP
t
grpi
GLB/Macrocell
t
andhs
t
goe
t
toe
t
grst
t
slfd
t
slf
t
sls
t
andlp
#39
t
5ptcom
t
5ptxcom
t
5ptreg
t
t
5ptxreg
t
ptsacom
t
srst
t
prst
t
poe
t
gpoe
t
idcom
t
idreg
#21
t
mh
t
mco
t
msuce
t
mrst
t
mhce
t
grpm
t
slsd
Slew
#28
#27
#25
#26
Input
Pad
Buffer Delays
t
odcom
#22
t
odreg
#23
t
odz
#24
AND Array
t
gclken1
t
gclken0
t
ftog
Input
Buffer
#56
#55
#38
#40
#44
#42
#41
#45
#43
#49
#46
#37
#33
#31
#35
#34
#36
#50
#51
#52
#53
#54
#57
Internal Timing Parameters
1
Over Recommended Operating Conditions
-110
-100
-70
MIN MAX MIN MAX MIN MAX
UNIT
PARAM
#
2
DESCRIPTION
GRP
t
grpi
t
grpm
Global Control Delays
t
gclk01
t
gclk23
t
gclken0
t
gclken1
t
grst
t
goe
t
toe
1. Internal Timing Parameters are not tested and are for reference only.
Refer to Timing Model in this data sheet for further details.
57
58
GRP Delay from I/O Pad
GRP Delay from Macrocell
–
–
1.5
1.2
–
–
2
–
–
3
ns
ns
1.2
1.2
59
60
61
62
63
64
65
Global Clock 0 or 1 Delay
Global Clock 2 or 3 Delay
Global CLKEN 0 Delay
Global CLKEN 1 Delay
Global Set/Reset Delay
Global OE Delay
Test OE Delay
–
–
–
–
–
–
–
1.2
2.2
1.7
2.7
14.2
4.8
4.7
–
–
–
–
–
–
–
1.7
2.7
2.4
3.4
15.8
6.3
6.2
–
–
–
–
–
–
–
2.4
4.4
3.4
5.4
23.4
9.4
9.4
ns
ns
ns
ns
ns
ns
ns
Timing Rev 4.0
相關(guān)PDF資料
PDF描述
ispLSI5512VA-125LQ208 In-System Programmable 3.3V SuperWIDE⑩ High Density PLD
ISPLSI5512VA-70LB272 In-System Programmable 3.3V SuperWIDE⑩ High Density PLD
ISPLSI5512VA-70LB388 In-System Programmable 3.3V SuperWIDE⑩ High Density PLD
ISPLSI5512VA-100LQ208 In-System Programmable 3.3V SuperWIDE⑩ High Density PLD
ISPLSI81080V-125LB272 3.3V In-System Programmable SuperBIG⑩ High Density PLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI5512VA-70LB272 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5512VA-70LB388 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5512VA-70LB388I 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5512VA-70LQ208 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5512VA-770LB272 制造商:Lattice Semiconductor Corporation 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*