- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384536 > ISPLSI1016E-125LJ (LATTICE SEMICONDUCTOR CORP) In-System Programmable High Density PLD PDF資料下載
參數(shù)資料
| 型號： | ISPLSI1016E-125LJ |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | In-System Programmable High Density PLD |
| 中文描述： | EE PLD, 10 ns, PQCC44 |
| 封裝： | PLASTIC, LCC-44 |
| 文件頁數(shù)： | 7/12頁 |
| 文件大?。?/td> | 150K |
| 代理商： | ISPLSI1016E-125LJ |
7
Specifications
ispLSI 1016E
Internal Timing Parameters
1
t
ob
t
sl
t
oen
t
odis
t
goe
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
Table 2-0037-16/125,100,80
Outputs
UNITS
-125
MIN.
-100
MIN.
MAX.
MAX.
DESCRIPTION
#
2
PARAMETER
49 Output Buffer Delay
50 Output Slew Limited Delay Adder
51 I/O Cell OE to Output Enabled
52 I/O Cell OE to Output Disabled
–
–
–
–
–
–
–
–
1.7
10.0
5.3
5.3
ns
ns
ns
ns
t
gy0
t
gy1/2
t
gcp
t
ioy1/2
t
iocp
54 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)
1.3
1.4
1.4
ns
Global Reset
t
gr
1.4
10.0
4.3
4.3
Clocks
1.3
59 Global Reset to GLB and I/O Registers
–
–
5.5
ns
3.2
53 Global Output Enable
–
–
3.7
ns
2.7
55 Clock Delay, Y1 or Y2 to Global GLB Clock Line
56 Clock Delay, Clock GLB to Global GLB Clock Line
57 Clock Delay, Y1 or Y2 to I/O Cell Global Clock Line
58 Clock Delay, Clock GLB to I/O Cell Global Clock Line
2.3
0.8
0.0
0.8
2.4
0.8
0.0
0.8
2.9
1.8
0.4
1.8
ns
ns
ns
ns
2.7
1.8
0.3
1.8
-80
MIN. MAX.
–
–
–
–
–
3.0
10.0
6.4
6.4
–
4.1
4.5
2.1
2.1
3.6
1.2
0.0
1.2
4.4
2.7
0.6
2.7
相關PDF資料 |
PDF描述 |
|---|---|
| ISPLSI1016E-125LT44 | In-System Programmable High Density PLD |
| ISPLSI1016E-80LJ | In-System Programmable High Density PLD |
| ISPLSI1016E-80LJI | In-System Programmable High Density PLD |
| ISPLSI1016E-80LT44 | In-System Programmable High Density PLD |
| ISPLSI1016E-80LT44I | In-System Programmable High Density PLD |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1016E125LJI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1016E-125LJI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1016E125LJN | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1016E-125LJN | 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016E125LJNI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復。