- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1930 > ISPLSI 3320-70LQ (Lattice Semiconductor Corporation)IC PLD ISP 160I/O 15NS 208PQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 3320-70LQ |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 16/17頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 160I/O 15NS 208PQFP |
| 標準包裝： | 24 |
| 系列： | ispLSI® 3000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 15.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 40 |
| 門數(shù)： | 14000 |
| 輸入/輸出數(shù)： | 160 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應商設(shè)備封裝： | 208-PQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI3320-70LQ |
Specifications ispLSI 3320
7
Internal Timing Parameters1
Over Recommended Operating Conditions
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036/3320
Inputs
UNITS
-100
MIN.
-70
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
24 I/O Register Bypass
–
3.2
ns
tiolat
25 I/O Latch Delay
–
18.2
ns
tiosu
26 I/O Register Setup Time before Clock
–
9.0
–
ns
tioh
27 I/O Register Hold Time after Clock
–
-4.0
–
ns
GRP
tioco
28 I/O Register Clock to Out Delay
–
4.2
ns
tior
29 I/O Register Reset to Out Delay
–
4.2
ns
tgrp
30 GRP Delay
–
3.5
ns
GLB
t4ptbp
32 4 Product Term Bypass Path Delay (Comb.)
–
5.3
ns
t1ptxor
34 1 Product Term/XOR Path Delay
–
5.8
ns
t20ptxor
35 20 Product Term/XOR Path Delay
–
5.8
ns
txoradj
36 XOR Adjacent Path Delay
–
7.3
ns
tgbp
37 GLB Register Bypass Delay
–
0.5
ns
tgsu
38 GLB Register Setup Time before Clock
–
2.5
–
ns
tgh
39 GLB Register Hold Time after Clock
–
6.3
–
ns
tgco
40 GLB Register Clock to Output Delay
–
1.0
ns
3
tgro
41 GLB Register Reset to Output Delay
–
1.0
ns
tptre
42 GLB Product Term Reset to Register Delay
–
11.5
ns
tptoe
43 GLB Product Term Output Enable to I/O Cell Delay
–
9.3
ns
tptck
44 GLB Product Term Clock Delay
4.5
ns
ORP
torp
45 ORP Delay
–
2.0
ns
torpbp
46 ORP Bypass Delay
–
0.0
ns
7.5
-3.0
1.0
4.9
1.5
13.0
2.5
3.0
tfeedback
31 Feedback Delay
––
1.6
ns
1.1
3.5
4.5
5.5
0.5
1.0
7.9
9.5
3.2
1.5
0.0
t4ptbr
33 4 Product Term Bypass Path Delay (Reg.)
–
3.8
ns
3.5
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI 5128VE-180LT128 | IC PLD ISP 96I/O 5NS 128TQFP |
| ISPLSI 5256VA-125LQ208 | IC PLD ISP 192I/O 7.5NS 208PQFP |
| ISPLSI 5256VE-165LB272 | IC PLD ISP 144I/O 6NS 272BGA |
| ISPLSI 5384VA-125LB388 | IC PLD ISP 288I/O 7.5NS 388BGA |
| ISPLSI 5384VE-165LB272 | IC PLD ISP 192I/O 6NS 272BGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI3320-70LQ | 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI-3448-70LB432 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI-3448-90LB432 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI5128VE-100LT128 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5128VE-100LT128I | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。