- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19592 > ISPLSI 1048C-70LQ (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 16NS 128PQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 1048C-70LQ |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 13/15頁 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 96I/O 16NS 128PQFP |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | ispLSI® 1000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 18.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 48 |
| 門數(shù)： | 8000 |
| 輸入/輸出數(shù)： | 96 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-BQFP |
| 供應(yīng)商設(shè)備封裝： | 128-PQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI1048C-70LQ |
Specifications ispLSI 1048C
6
Internal Timing Parameters1
4.3
5.5
–
4.6
5.1
7.4
6.2
6.7
8.0
10.5
22.7
5.5
6.7
7.5
8.9
1.2
–
2.3
2.8
11.1
9.6
8.2
3.4
1.4
–
9.1
0.3
–
3.9
7.3
–
3.4
–
3.1
4.0
–
3.4
3.7
5.4
4.5
4.9
5.8
7.6
16.5
4.0
4.9
5.5
6.5
0.9
–
1.5
2.1
8.1
7.0
6.0
2.5
1.0
–
6.5
0.1
–
2.9
5.3
–
2.5
–
tiobp
tiolat
tiosu
tioh
tioco
tior
tdin
tgrp1
tgrp4
tgrp8
tgrp16
tgrp48
t4ptbp
t1ptxor
t20ptxor
txoradj
tgbp
tgsu
tgh
tgco
tgro
tptre
tptoe
tptck
torp
torpbp
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
ns
MIN. MAX.
DESCRIPTION
PARAMETER
UNITS
-50
#
2
MIN. MAX.
-70
Inputs
I/O Register Bypass
I/O Latch Delay
I/O Register Setup Time before Clock
I/O Register Hold Time after Clock
I/O Register Clock to Out Delay
I/O Register Reset to Out Delay
Dedicated Input Delay
GRP Delay, 1 GLB Load
GRP Delay, 4 GLB Loads
GRP Delay, 8 GLB Loads
GRP Delay, 16 GLB Loads
GRP Delay, 48 GLB Loads
4 Product Term Bypass Path Delay
1 Product Term/XOR Path Delay
20 Product Term/XOR Path Delay
XOR Adjacent Path Delay3
GLB Register Bypass Delay
GLB Register Setup Time before Clock
GLB Register Hold Time after Clock
GLB Register Clock to Output Delay
GLB Register Reset to Output Delay
GLB Product Term Reset to Register Delay
GLB Product Term Output Enable to I/O Cell Delay
GLB Product Term Clock Delay
ORP Delay
ORP Bypass Delay
GRP
GLB
ORP
Table 2- 0036-48C/70, 50
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM7032STC44-7 | IC MAX 7000 CPLD 32 44-TQFP |
| VI-2TZ-CX-F4 | CONVERTER MOD DC/DC 2V 30W |
| GEC07DRTN-S13 | CONN EDGECARD 14POS .100 EXTEND |
| MAX6636UP9A+ | IC PREC TEMP MONITOR 7CH 20TSSOP |
| VI-BTP-CW-B1 | CONVERTER MOD DC/DC 13.8V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI1048C-70LQ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1048E | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E_06 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E100LQ | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E-100LQ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。